A Study on the Energy Efficiency of Matrix Transposition Algorithms

Abstract

Energy consumption is becoming a serious concern in the context of software development. Recent works have shown that the energy consumption of an algorithm not only depends on its running time but also on its number of memory accesses. This suggests that the total energy consumed by an algorithm can be modelled as a linear combination of the energy consumed by the CPU instructions and memory accesses. In this work, we empirically analyse several algorithms for matrix transposition operation with different patterns of low-level cache access, and compare them in terms of energy consumption and running time with respect to CPU instructions and memory accesses for different matrix sizes. Moreover, we analyse the effect of parallelization on energy consumption and running time performance of different memory access patterns. Our results suggest that different memory access patterns and the number of activated cores in the parallel version have a strong influence on the energy consumption and on the cache performance of these algorithms.

O consumo de energia está a tornar-se uma preocupação séria no contexto de desenvolvimento de software. Estudos recentes mostraram que o consumo de energia de um algoritmo não depende apenas do tempo de execução, mas também do número de acessos à memória. Isso sugere que a energia total consumida por um algoritmo pode ser modelada como uma combinação linear da energia consumida pelas instruções do CP e acessos a memória. Neste trabalho, analisamos empiricamente vários algoritmos para a operação de transposição de matrizes com diferentes padrões de acesso a memória, comparando-os em termos de consumo de energia e tempo de execução relativamente às instruções do CPU e acessos à memória para diferentes tamanhos de matrizes. Além disso, também analisamos o efeito da paralelização no consumo de energia e no desempenho do tempo de execução dos diferentes padrões de acesso a memória. Os resultados obtidos sugerem que diferentes padrões de acesso a memória e o número de cores ativados na versão paralela exercem uma forte influência no consumo de energia e no desempenho da cache desses algoritmos.