Exploring Different Implementations of Probabilistic Computations on FPGAs

Abstract

Probabilistic computations are needed in robotics to deal with uncertainty, if they are to duel in unstructured environments. However, current CPU and GPU solutions have bottlenecks and scalability issues when computing probability distributions. They also have high energy demands. To address this, the European BAMBI FET project takes a bottom-up approach to create the basic building blocks, and architecture to better address probabilities in computing machines. Within this scope, this work explores a floatingpoint implementation of a generic gate, using reconfigurable logic (FPGAs), which can be used to implement Bayesian inference problems. In addition, we implemented a mapping tool that generates a circuit (VHDL) from an algebra based in these generic gates. Since floating-point uses many resources and limits what can be implemented on a single device, we also explored stochastic computing. In stochastic computing we can adjust the tradeoffs between size, precision and latency. Our results show that reconfigurable logic is a suitable test bed for probabilistic algebra, and that the implemented circuits using the generic gate worked as expected. Test results from the stochastic arithmetic basic blocks showed that they worked, and a trade-off between size and computation time to meet some precision threshold can be explored.

Aplicações robóticas para ambientes não estruturados, beneficiam em recorrer a cálculos baseados em distribuições de probabilidade, para melhor lidarem com a incerteza. No entanto os CPUs e GPUs actuais, quando utilizados para o cálculo com distribuições de probabilidades, apresentam limitações de performance e escalabilidade, para além de terem um alto consumo de energia. Para responder a isto, o projeto europeu BAMBI FET propões uma abordagem estratificada para criar o bloco básico e a arquitetura para melhor lidar com cálculos probabilísticos. Neste contexto, este trabalho explora a implementação em vírgula flutuante, em lógica reconfigurável (FPGA), de uma porta genérica capaz de ser usada na implementação de inferências Bayesianas. Também foi desenvolvida uma ferramenta, que permite mapear álgebra baseada nestas portas básicas, num circuito (VHDL). Dado que a implementação em vírgula flutuante utilizava amplos recursos, e assim limitava aquilo que podia ser implementado num único dispositivo, explorámos a computação estocástica. Nesta, podemos ajustar a relação entre precisão, tempo de resposta e tamanho. Os nossos resultados demonstram que, a utilização de lógica reconfigurável, é adequada para testar álgebra probabilística e que os circuitos que continham a porta genérica funcionaram. Os resultados dos testes relacionados com computação estocástica confirmaram que esta funcionava, e que se podia encontrar um equilíbrio entre tamanho e tempo de computação para uma dada precisão.