Please use this identifier to cite or link to this item: http://hdl.handle.net/10316/2008
Title: Sistema de operação de tempo real para uma arquitectura distribuída tolerante a falhas
Authors: Silva, João Gabriel Monteiro Carvalho e 
Keywords: Optimização e teoria dos sistemas; Sistemas operativos; Tolerância a falhas
Issue Date: 23-Mar-1988
Citation: SILVA, João Gabriel Monteiro Carvalho e - Sistema de operação de tempo real para uma arquitectura distribuída tolerante a falhas. Coimbra, 1987.
Abstract: Nesta tese é proposto um novo mecanismo de controlo de execução de processos, numa arquitectura distribuída tolerante a falhas, para aplicações de controlo industrial. Essa arquitectura, desenvolvida no ambito do projecto SAFIRA, consiste em vários controladores convencionais, com algumas alterações para melhorar as suas capacidades de detecção de erros, interligados por uma rede duplicada. Quando é detectado um erro num dos contraladores, ele é automaticamente substituido por outro de reserva. O controlador avariado é então reparado pelo pessoal de manutenção, sem que o funcionamento do sistema seja interrompido. De acordo com a proposta feita nesta tese, cada processo constituinte de uma aplicação programada no SAFIRA consiste numa sequência de acções atómicas. Uma acção atómica é um conjunto de operações cujos efeitos não são observáveis do exterior do processo que as efectua, enquanto a mesma não terminar. Nesse momento, as mensagens cujo envio foi pedido são efectivamente enviadas, os pedidos de alteração das saídas são efectivados, e o estado do processo é salvaguardado em memória estável. Assim, se uma acção atómica for interrompida devido a um erro, basta transferir o estado mais recente do processo para o controlador de reserva, e recomeça-lo a partir desse estado. Por razões de eficiência, a memória estável reside no mesmo controlador que os processos cujo estado permite salvaguardar. No entanto, é construída de forma a garantir que mesmo que esse controlador se avarie, o seu conteúdo estará sempre acessível ao controlador de reserva.
Description: Tese de doutoramento em Ciências da Engenharia (Engenharia Electrotécnica, especialidade Informática) apresentada à Fac. de Ciências e Tecnologia de Coimbra
URI: http://hdl.handle.net/10316/2008
Rights: embargoedAccess
Appears in Collections:FCTUC Eng.Electrotécnica - Teses de Doutoramento

Show full item record

Page view(s)

19
checked on Sep 22, 2020

Google ScholarTM

Check


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.