

Filomena Maria da Costa Clemêncio

## DETEÇÃO DIGITAL DE COINCIDÊNCIAS EM TOMÓGRAFOS RPC-PET

Tese de Doutoramento em Física, Especialidade de Física Tecnológica, orientada pelo Professor Doutor Jorge Afonso Cardoso Landeck e apresentada ao Departamento de Física da Faculdade de Ciências e Tecnologia da Universidade de Coimbra.

Julho de 2014



Universidade de Coimbra



Departamento de Física

## DETEÇÃO DIGITAL DE COINCIDÊNCIAS EM TOMÓGRAFOS RPC-PET

Tese de Doutoramento em Física, Especialidade de Física Tecnológica, orientada pelo Professor Doutor Jorge Afonso Cardoso Landeck, e apresentada ao Departamento de Física da Faculdade de Ciências e Tecnologia da Universidade de Coimbra

Filomena Maria da Costa Clemêncio

Coimbra

2014

Ao Custódio À Margarida

Esta dissertação teve financiamento do Instituto Politécnico do Porto (IPP) e da Escola Superior de Tecnologia da Saúde do Porto (ESTSP) no âmbito do Programa Formação Avançada de Docentes do IPP.

## Índice

Índice	i
Agradecimentos	iv
Resumo	v
Lista de publicações e comunicações	ix
Lista de abreviaturas	xi
Lista de figuras	xiii
Lista de tabelas	XX
Introdução	xxiii
1. Deteção de coincidências em tomografia por emissão de positrões	
(PET)	1
1.1. Introdução	1
<b>1.2.</b> Princípios físicos da PET	1
1.3. Instrumentação de deteção	4
1.3.1. O conceito RPC-PET	7
1.4. Coincidências em PET	10
1.5. Sistemas de deteção de coincidências	14
1.6. Bibliografia	16
2. Deteção de coincidências - princípios de operação	23
<b>2.1.</b> Introdução	23
2.2. Amostragem, eventos e selos temporais	23
2.3. Selos temporais e deteção de coincidências	25
2.4. Paralelização das séries de bits resultantes da amostragem	28
2.5. Metodologia usada na marcação de selos temporais	29
2.6. Janelas temporal de coincidências	30
2.7. Calibração temporal	36
<b>2.8.</b> Campo de visão ( <i>FOV</i> )	37

2.9. Coincidências múltiplas	40
2.10. Bibliografia	41
3. Arquitetura do <i>Módulo de Deteção de Coincidências</i>	45
3.1. Introdução	45
3.2. Arquiteturas em <i>pipeline</i>	45
<b>3.3.</b> <i>Módulo de Deteção de Coincidências</i>	51
3.4. Bibliografia	55
4. Descrição funcional do <i>Módulo de Deteção de Coincidências</i>	56
4.1. Introdução	56
4.2. Bloco Amostragem	58
4.2.1. Simulação funcional	67
4.3. Bloco Calibração Temporal	68
4.3.1. Bloco Atraso Grosso	70
4.3.2. Bloco Atraso Fino	75
4.3.3. Simulação funcional do bloco Calibração Temporal	78
4.4. Bloco Deteção de Eventos	79
4.4.1. Simulação funcional	83
4.5. Bloco Processamento	86
4.5.1. Simulação funcional	88
4.6. Bloco Matriz de Coincidências	92
4.6.1. Bloco Coincidências entre Pares	93
4.6.1.1. Simulação funcional	97
4.6.2. Arquitetura do bloco Matriz de Coincidências	99
4.6.3. Simulação funcional do bloco Matriz de Coincidências	100
4.7. Bloco Validação de Coincidências	101
4.7.1. Bloco Campo de Visão	101
4.7.2. Bloco <i>Mat_Vet</i>	104
4.7.3. Bloco Coincidências Múltiplas	105
4.7.4. Arquitetura do bloco Validação de Coincidências	106
4.7.5. Simulação funcional do bloco Validação de Coincidências	109
4.8. O Módulo de Deteção de Coincidências	112

4.9. Bibiografia	117
5. Desempenho do <i>Módulo de Deteção de Coincidências</i>	119
5.1. Introdução	119
5.2. Módulo de aquisição de dados	119
5.3. Testes com o gerador de sinais	122
5.3.1. Metodologia geral de testes	122
5.3.2. Primeiros testes.	125
5.3.3. Calibração temporal	129
5.3.4. Histogramas de coincidências	133
5.3.5. Valor de $\Delta$	142
5.3.5.1. Estimativa utilizando cabos coaxiais com diferentes tamanhos	142
5.3.1.2. Estimativa por comparação do afastamento entre histogramas com desvio temporal conhecido	144
5.3.6. Janelas temporais de coincidências	146
5.3.7. Campo de visão	151
5.3.8. Rejeição de coincidências múltiplas	152
5.4. Testes com o protótipo do tomógrafo RPC-PET de duas cabeças	157
5.4. Testes com o tomógrafo RPC-PET para pequenos animais	160
5.5. Bibliografia	166
6. Conclusões e trabalho futuro	167

## Agradecimentos

Ao Professor Doutor Jorge Afonso Cardoso Landeck, meu orientador, quero agradecer os ensinamentos, o apoio incondicional e encorajamento ao longo da realização deste trabalho, sempre com ajuda pronta e amiga.

Ao Professor Doutor Paulo Jorge Ribeiro da Fonte, do grupo das RPCs do LIP-Coimbra, quero agradecer a oportunidade para realizar este trabalho, a dedicação, a disponibilidade para resolver rapidamente todo e qualquer problema e os ensinamentos.

Ao Doutor Paulo Alberto Blanco Castro do grupo das RPCs LIP-Coimbra quero agradecer a rápida disponibilidade para resolver todo e qualquer problema e os ensinamentos.

A todos os membros do grupo das RPCs do LIP-Coimbra quero agradecer a amizade, os esclarecimentos e as facilidades dadas para realizar este trabalho.

Ao Instituto Politécnico do Porto (IPP) e à Escola Superior de Tecnologia da Saúde do Porto (ESTSP) quero agradecer a bolsa que me concederam no âmbito do Programa de Formação Avançada de docentes do IPP.

Ao Presidente da ESTSP/IPP, Professor Agostinho Luís da Silva Cruz, quero agradecer a paciência, amizade, encorajamento, confiança depositada e auxílio na resolução de questões logísticas relacionadas com a acumulação da realização do trabalho inerente a esta dissertação com o serviço docente na ESTSP.

Aos meus colegas da ESTSP/IPP quero agradecer a amizade e o apoio concedido.

Ao meu marido, a quem muito devo, quero agradecer a paciência, a compreensão, o carinho, a compreensão pelas horas roubadas e o apoio ativo concedidos durante tão longo período de tempo.

À minha filha quero agradecer o seu amor e a compreensão pelas horas roubadas numa fase tão importante da sua vida.

Aos meus pais e irmãs quero agradecer a amizade, carinho, e compreensão pelas ausências. Deixo, em especial, o meu agradecimento aos meus pais pelo exemplo de trabalho honesto que ao longo da vida me deram.

Para todos aqueles que, de algum modo, contribuíram para este trabalho mas que não referi expressamente, vão também os meus agradecimentos.

### Resumo

Os detetores baseados na tecnologia de câmara de placas resistivas (RPCs, acrónimo do inglês *Resistive Plate Chambers*) revelam-se muito interessantes para o desenvolvimento de tomógrafos PET (acrónimo do inglês *Positron Emission Tomography*) de alta resolução, baixo custo de sensibilidade elevada. Estes tomógrafos utilizam a elevada resolução temporal destes detetores para alcançarem uma resolução próxima dos 300 ps FWHM (acrónimo do inglês *Full Width at Half Maximum*) para os pares de fotões de 511 keV resultantes de uma aniquilação eletrão-positrão. Este facto permite a utilização de janelas temporais de coincidências estreitas, reduzindo o número de coincidências aleatórias. Por outro lado, se a deteção de coincidências for realizada em tempo real, os requisitos do sistema de aquisição e processamento de dados do tomógrafo poderão ser minimizados.

Neste trabalho descreve-se um módulo de deteção de coincidências em tempo real, de arquitetura inovadora, implementado numa FPGA (acrónimo do inglês *Field Programmable Gate Array*) da família Virtex-5 da Xilinx e descrito em linguagem VHDL (acrónimo do inglês *Very high-speed integrated circuits Hardware Description Language*), apto a ser integrado num tomógrafo RPC-PET de pequenas dimensões.

O módulo desenvolvido explora os recursos internos da FPGA para implementar uma arquitetura em *pipeline*, de latência muito baixa (de poucas dezenas do nanosegundo) e é capaz de processar eventos a taxas muito elevadas (da ordem da centena de milhão de eventos por segundo por canal) com tempo morto nulo.

Fez-se uso da intercalação temporal a nível das entradas da FPGA para ultrapassar as limitações impostas pela frequência de relógio máxima de 550 MHz da família Xilinx Virtex-5 e alcançar uma frequência equivalente de amostragem que ultrapassa os 2.5 GHz, o que se traduziu na possibilidade de implementar janelas de coincidências sub-nanosegundo, na prática múltiplas do período do relógio de amostragem.

Possibilita-se o conhecimento da taxa de eventos por canal e a taxa de coincidências entre pares de canais.

Possibilita-se a rejeição de coincidências múltiplas.

Implementa-se diretamente o conceito de campo de visão (*FOV*, acrónimo do inglês *Field Of View*), permitindo selecionar os pares de canais aceites por um determinado *FOV* de entre todos os pares de canais possíveis para o tomógrafo. Tal pode ser feito programando um dos *FOV* já previstos ou, alternativamente, selecionando uma combinação aleatória de pares de canais.

Permite-se a sincronização dos sinais provenientes dos diferentes canais temporais do tomógrafo, através da programação interna, na FPGA, de atrasos temporais individuais para cada canal com uma granularidade de 390 ps, até um valor máximo de aproximadamente 40 ns. Os valores dos atrasos a programar podem ser obtidos recorrendo a histogramas de coincidências adquiridos automaticamente com o próprio módulo.

A arquitetura do módulo é facilmente adaptável para poder ser utilizada em tomógrafos de maiores dimensões, com um número grande de canais. De facto, o seu desenho encontra-se completamente parametrizado, nomeadamente em termos do número de canais e do grau de intercalação temporal, tendo sido verificado o seu funcionamento para os diferentes parâmetros por simulação lógica.

Na sua implementação atual, com 6 canais, foram realizados com sucesso testes de validação experimental com o tomógrafo para pequenos animais em desenvolvimento pela equipa das RPCs do Laboratório de Instrumentação e Física Experimental de Partículas de Coimbra (LIP-Coimbra).

**Palavras-chave:** Tomógrafos PET de Câmaras de Placas Resistivas (RPC), *Field Programmable Gate Array* (FPGA), Deteção de coincidências em tempo real, Validação de coincidências, Calibração temporal, Sinal de disparo de coincidências, Campo de visão, Coincidências múltiplas.

### Abstract

Detectors based on the Resistive Plate Chamber (RPC) technology prove to be very effective for the development of Positron Emission Tomography (PET) scanners with high resolution, low cost and high sensitivity. These scanners make use of the high temporal resolution of those detectors to achieve a resolution near 300 ps FWHM (Full Width at Half Maximum) for pairs of photons of 511 keV resulting from electron-positron annihilation. This allows the use of narrow coincidence time windows, reducing the number of random coincidences. On the other hand, if the coincidence detection is performed in real-time the requirements of the scanner's data acquisition and processing system can be minimized.

This paper describes a real-time coincidence detection module, with an innovative architecture, implemented in a Field Programmable Gate Array (FPGA) of the Xilinx Virtex-5 family and described in VHDL, suitable for integration in a small RPC-PET scanner.

The developed module explores the internal resources of the FPGA to implement a pipelined architecture, with very low latency (a few tens of nanoseconds), and is capable of processing events at very high rates (of the order of a hundred million events per second per channel) with no dead time.

Uses time interleaving at the level of the FPGA inputs to overcome the limitations imposed by the maximum clock frequency of 550 MHz of the Xilinx Virtex-5 family to achieve an equivalent sampling rate that exceeds 2.5 GHz, resulting in the possibility of implementing sub-nanosecond coincidence windows that are in practice multiple of the sampling's clock period.

Enables the knowledge of the event rate per channel and the rate of coincidences between pairs of channels.

Allows the rejection of multiple coincidences.

Implements directly the concept of field of view (*FOV*), allowing to select the channels pairs accepted by a given *FOV* between all possible scanner's pairs of channels. This can be done by programming one of the provided *FOVs* or, alternatively, by selecting a random combination of channels pairs.

Allows the temporal synchronization of the signals from the different scanner's channels through programming internal FPGA ports. Individual time delays can be programmed for each

channel with a granularity of 390 ps, up to a maximum of approximately 40 ns. The values of these delays can be obtained using histograms of coincidences automatically acquired with the module itself.

The architecture of the module is easily adaptable to larger scanners with a large number of channels. In fact, its design is fully parameterized, particularly in terms of number of channels and the degree of temporal interleaving. Verification of its operation for the different parameters was carried out through logic simulation.

In its current implementation, with 6 channels, experimental validation tests were successfully performed with the scanner for small animals in development by the RPCs team of the Laboratory of Instrumentation and Experimental Particle Physics of Coimbra (LIP-Coimbra).

**Keywords:** Resistive Plate Chamber (RPC) PET cameras, Field Programmable Gate Array (FPGA), Real-time coincidence detection, Coincidence validation, Timing alignment, Coincidence trigger, Field of view, Multiple Coincidences.

## Lista de publicações e comunicações

Os trabalhos realizados no âmbito da presente dissertação originaram às seguintes publicações (P01 a P03) e comunicações (C01 a C05) em revistas e conferências internacionais com arbitragem.

- (P01) F. M. C. Clemêncio, C. F. M. Loureiro, P. Fonte and J. Landeck, "An All-Digital Coincidence-Selection and Coincidence-Trigger Generation for a Small Animal RPC-PET Camera", *IEEE Transactions on Nuclear Science*, Vol. 60, Issue 4, pp. 2912-2917, August 2013.
- (P02) F. M. C. Clemêncio, C. F. M. Loureiro. and J. Landeck, "A Fast High-throughput Digital Coincidence Detection System for a Large RPC-PET Camera", *Journal of Instrumentation (JINST)*, Vol. 8, Article Number: C03001, March 2013.
- (P03) F. M. C. Clemêncio, C. F. M. Loureiro. and J. Landeck, "On-Line Trigger Processing for a Small Animal RPC- Pet Camera", *IEEE Transactions on Nuclear Science*, Vol. 58, Issue 4, pp. 1766-1770, July 2011.
- (C01) F. M. C. Clemêncio, C. F. M. Loureiro. and J. Landeck, "A Fast High-throughput Digital Coincidence Detection System for a Large RPC-PET Camera", 14th International Workshop on Radiation Imaging Detectors - iWoRID 2012, Figueira da Foz, Portugal, 1 Jul – 5 Jul 2012.
- (C02) F. M. C. Clemêncio, C. F. M. Loureiro. and J. Landeck, "An All-Digital Coincidence-Selection and Coincidence-Trigger Generation for a Small RPC-PET Camera", 2011 IEEE Nuclear Science Symposium & Medical Imaging Conference, Valência, Spain, 23 Oct – 29 Oct 2011.

- (C03) F. M. C. Clemêncio, C. F. M. Loureiro. and J. Landeck, "On-Line Trigger Processing for a Small Animal RPC- Pet Camera", *17th Real-Time Conference*, Lisbon, Portugal, 24 May – 28 de May 2010.
- (C04) F. M. C. Clemêncio, J. A. C. Landeck, C. F. M. Loureiro, C. M. B. A. Correia, "An All-Digital Coincidence System for a large RPC-PET Camera", 2008 Symposium on Radiation Measurements and Applications – SORMA West, Berkeley, California, 2 June – 5 June 2008.
- (C05) F. M. C. Clemêncio, C. F. M. Loureiro, C. M. B. A. Correia, "The Design of a Digital Coincidence-Detection Trigger System for a RPC-Based PET", 2007 IEEE Nuclear Science Symposium & Medical Imaging Conference, Honolulu, Hawaii, 27 Oct- 3 Nov 2007.

## Lista de abreviaturas

ADC	- Conversor analógico-digital (acrónimo de Analog-to-Digital Converter)
ASIC	- Circuitos integrados de aplicação específica (acrónimo de <i>Application Specific Integrated Circuits</i> )
DAQ	- Aquisição de dados (acrónimo de Data Acquisition)
DDR	– Acrónimo de Double Data Rate
EEPROM	– Acrónimo de Electrically Erasable Programmable Read Only Memory
FOV	- Campo de visão (acrónimo de Field Of View)
FPGA	– Field Programmable Gate Array
FWHM	- Largura a meia altura (acrónimo de Full Width at Half Maximum)
FWTM	- Largura a um décimo da altura (acrónimo de Full Width at Tenth Maximum)
HDL	- Acrónimo de Hardware Description Language
IDELAYS	– Input Delay Elements
ISERDES	- Acrónimo de Input Serializer/Deserializer
JTEG	- Acrónimo de Joint Test Action Group
LOR	– Linha de resposta (acrónimo de Line Of Response)
LVDS	- Acrónimo de <i>Low Voltage Differential Signal</i>
MW	– Acrónimo de Multiple Window
NIM	- Acrónimo de Network Interface Module
PCI	- Acrónimo de Peripheral Component Interconnect
РЕТ	<ul> <li>Tomografia por emissão de positrões (acrónimo de Positron Emission Tomography)</li> </ul>
PSF	- Função de resposta a uma fonte pontual (acrónimo de Point Spread Funtion)
PTM	- Fotomultiplicador (acrónimo de PhotoMultiplier Tube)

- Acrónimo de Quad Flat Non-leaded
- Câmara de placas resistivas (acrónimo de Resistive Plate Chamber)
– Acrónimo de Register-Transfer Level
- Acrónimo de Single Data Rate
- Acrónimo de SubMiniature version A
<ul> <li>Tomografia computorizada por emissão de fotão único (acrónimo de Single Photon Emission Computed Tomography)</li> </ul>
- Acrónimo de Single Window
- Câmara de placas resistivas temporizadas (acrónimo de <i>timing Resistive Plate Chamber</i> )
- Tempo de voo (acrónimo de Time of Flight)
- Acrónimo de Universal Serial Bus
- Acrónimo de Very high-speed integrated circuits Hardware Description Language

## Lista de figuras

Figura 1.1 –	Sucessão de acontecimentos, que vão desde a emissão do positrão até à detecção, em coincidência no tempo, dos dois fotões $\gamma$ de 511 KeV resultantes da aniquilação positrão-electrão ilustrados para um sistema PET com arranjo em anel circular completo (adaptada a partir de [12, 13]	3
Figura 1.2 –	(I) Fotografia de um bloco de deteção onde se pode observar um arranjo matricial de pequenos cristais de cintilação acoplado a 4 tubos fotomultiplicadores. (II) Determinação da localização (x,y) da interação do fotão gama no bloco onde foi detetado (adaptada a partir de [6]	5
Figura 1.3 –	Diagrama ilustrativo de uma tomógrafo de anel completo, constituída por três anéis planares dispostos paralelamente uns aos outros [3]	6
Figura 1.4 –	Evolução no tempo das correntes eletrónica, i <sub>e</sub> , e iónica, i <sub>i</sub> , para uma avalanche que se inicia com um eletrão. Note-se a escala logarítmica no eixo do tempo (adaptada a partir de [30])	8
Figura 1.5 –	Representação esquemática dos métodos de (I) abertura de uma única janela temporal de coincidências, SW, e de (II) abertura de múltiplas janelas temporais de coincidências, MW, para comparação dos sinais de tempo num tomógrafo PET. Os eventos nos sinais de tempo estão assinalados por setas verticais sobre um eixo de tempo comum pela ordem temporal em que são detetados. Os parênteses horizontais abaixo do eixo do tempo são a janela temporal de coincidências (adaptada a partir de [48])	13
Figura 2.1 –	Ilustração do resultado da amostragem de um sinal <i>i</i> proveniente de um canal temporal <i>I</i> , genérico, do tomógrafo PET usando um <i>Relógio</i> <i>de Amostragem</i> de período $T_a$ e da marcação de um selo temporal na série de bits resultante da amostragem desse sinal. O selo temporal na série de bits originária no canal temporal <i>I</i> está representado por uma circunferência em torno do primeiro bit ao valor lógico 1 logo após um bit ao valor lógico 0	24
Figura 2.2 —	Ilustração da determinação do intervalo de tempo $\Delta T$ entre dois selos temporais marcados em duas séries de bits resultantes da amostragem de dois sinais provenientes de dois canais temporais 1 e 2 de um tomógrafo PET usando um <i>Relógio de Amostragem</i> de período $T_a$	25

- Figura 2.5 Ilustração do sistema usado para marcação de selos temporais nas Palavras originárias de dois canais temporais 1 e 2 de um tomógrafo PET. As Palavras originárias dos canais 1 e 2 são o resultado da amostragem dos sinais provenientes dos canais temporais 1 e 2 e da paralelização das respetivas séries de bits em palavras paralelo de 4 bits. Nestas Palavras os selos temporais encontram-se representados por circunferências em torno do primeiro bit ao valor lógico 1 logo após um bit ao valor lógico 0. As Palavras Processadas originárias dos canais 1 e 2 são obtidas a partir das Palavras originárias dos canais 1 e 2 colocando-se ao valor lógico 1 os bits correspondentes a selos temporais e ao valor lógico 0 os bits não correspondentes a selos temporais...

30

Figura 2.8 –	O campo de visão transaxial de um tomógrafo PET é determinado pelo comprimento da corda correspondente ao arco de circunferência com centro no centro geométrico do tomógrafo e ângulo definido pelo ângulo de aceitação do elemento de deteção (adaptada a partir de [24])	38
Figura 2.9 –	Plano transaxial de um tomógrafo de geometria cilíndrica com seis elementos de deteção por anel. Os elementos de deteção encontram- se identificados por números. Ilustram-se as ligações do elemento de deteção 1 aos detetores opostos do anel para campos de visão ( <i>FOV</i> ) iguais a 0, 1 e 2	39
Figura 2.10 –	Ilustração do tomógrafo paralelepipédico RPC-PET animal. Os elementos de deteção de onde provêm os sinais usados para testar coincidências encontram-se identificados por números	40
Figura 2.11 –	Utilização de um limiar fino, dentro de uma janela temporal de coincidências, para descriminar as coincidências verdadeiras de entre o leque total de coincidências múltiplas. A janela temporal de coincidências utilizada é de 6 ns e, para esta janela, o limiar para a identificação de uma coincidência como verdadeira é de 2 ns. O anel de detetores está identificado por 1, o corpo do paciente por 2, os locais onde se dão as aniquilações positrão-eletrão (estrelas) por 3 e os fotões resultantes das aniquilações (setas onduladas) por 4 (adaptada a partir de [28]	42
Figura 3.1 –	Diagramas temporais de processamento de quatro cargas de roupa numa lavandaria. As tarefas de lavagem, secagem e dobragem são designadas, respetivamente, pelas letras $L$ , $S \in D$ . O tempo consumido em cada umas destas tarefas é de 20 minutos (adaptada a partir de [3]	46
Figura 3.2 –	Construção de um circuito em <i>pipeline</i> de quatro etapas (adaptada a partir de [3]	48
Figura 3.3 –	Arquitetura geral do <i>Módulo de Detecção de Coincidências</i> desenvolvido	51
Figura 3.4 –	Processamento a que é sujeito um sinal <i>i</i> proveniente de um canal temporal genérico <i>I</i> desde a sua receção no bloco <i>Amostragem</i> até à sua chegada ao bloco <i>Matriz de Coincidências</i>	53
Figura 3.5 –	Arquitetura condensada do <i>Módulo de Deteção de Coincidências</i> por nós desenvolvido	54
Figura 4.1 –	Triplicação da frequência $f_{CLK}$ do relógio usado pelos ISERDES para amostrar o sinal à sua entrada baseada no intercalação temporal de três ISERDES. Os pontos azuis, verdes e vermelhos marcados sobre o sinal proveniente de um canal temporal são exemplos de amostras obtidas. CLK <sub>ef</sub> é o <i>Relógio de Amostragem</i> efetivo conseguido com esta intercalação temporal.	61

Figura 4.2 –	Triplicação da frequência $f_{CLK}$ do relógio usado pelos ISERDES para amostrarem o sinal à sua entrada. Os pontos A1, A2, A3 e A4 são exemplos de amostras obtidas nos três sinais. As mesmas amostras poderiam ser conseguidas se se utilizasse um <i>Relógio de Amostragem</i> efetivo, CLK <sub>ef</sub> , de frequência $f_{ef} = 3f_{CLK}$ , para amostrar o sinal de	
	entrada	62
Figura 4.3 –	Diagrama de blocos ilustrativo da arquitetura desenvolvida para a implementação do bloco <i>Amostragem</i> e da metodologia utilizada para se conseguir uma frequência de amostragem efetiva $f_{ef} \approx 2.56$ GHz	64
Figura 4.4 –	Esquemático obtido sintetizando uma instância da entidade edge_sample	66
Figura 4.5 –	Resultado de uma simulação da entidade <i>edge_sample</i> obtida com uma bancada de teste que simula um sinal de entrada, <i>Pad</i> , de largura 5.4 ns	67
Figura 4.6 –	Diagrama de blocos ilustrativo da subdivisão do bloco <i>Calibração</i> <i>Temporal</i> em duas subunidades designadas por <i>Atraso Grosso</i> e <i>Atraso Fino</i>	69
Figura 4.7 –	Diagrama de blocos ilustrativo da arquitetura de uma unidade Multiplexador/Registo i genérica utilizada no bloco Atraso Grosso	70
Figura 4.8 –	Diagrama de blocos ilustrativo da arquitetura desenvolvida para o bloco <i>Atraso Grosso</i>	72
Figura 4.9 –	Esquemático obtido sintetizando uma instância da entidade <i>edge_cdelay</i> na qual G_E_WORD_WIDTH = 12 e G_E_MAX_CDELAY = 3	74
Figura 4.10 –	Pormenor da instância da entidade <i>mux2_reg</i> de entrada da Figura 4.9	75
Figura 4.11 –	Pormenor da instância da segunda entidade <i>mux2_reg</i> da Figura 4.9	75
Figura 4.12 –	Diagrama de blocos ilustrativo da arquitetura desenvolvida para o bloco <i>Atraso Fino</i> , para o caso de palavras de 12 bits	77
Figura 4.13 –	Resultado de uma simulação conjunta das entidades <i>edge_cdelay</i> e <i>edge_fdelay</i> na qual é programado um atraso global de 12.09 ns	78
Figura 4.14 –	Diagrama de blocos ilustrativo da arquitetura desenvolvida para o bloco <i>Deteção de Eventos</i>	83
Figura 4.15 –	Resultado de uma simulação da entidade <i>edge_process</i> , arquitetura <i>programmable</i>	85
Figura 4.16 –	Diagrama de blocos ilustrativo da arquitetura do bloco Processamento	87

Figura 4.17 –	Exemplo de uma bancada de teste usada nas simulações da entidade <i>edge_tchannel</i> e da correspondente sequências de bits expectável à saída do bloco <i>Amostragem</i>	88
Figura 4.18 –	Resultado de uma simulação da entidade <i>edge_tchannel</i> , arquitetura <i>programmable</i> , na qual é programado um "atraso temporal nulo", e uma janela de filtragem $w = 1$	90
Figura 4.19 –	Resultado de uma simulação da entidade <i>edge_tchannel</i> , arquitetura <i>programmable</i> , na qual é programado um atraso grosso de um período do relógio $E_word_clk$ (4.68 ns), um atraso fino de 2 bits (780 ps) e uma janela de filtragem $w = 3$	91
Figura 4.20 –	Diagrama de blocos ilustrativo da arquitetura desenvolvida para o bloco <i>Coincidências entre Pares</i>	96
Figura 4.21 –	Resultado de uma simulação da entidade <i>edge_coinc</i> , arquitetura <i>programmable</i> , na qual o limite máximo da janela temporal de coincidências é $4T_a$ e se programam, em tempo real, as janelas $4T_a$ , $3T_a$ e $1T_a$	98
Figura 4.22 –	Diagrama ilustrativo das entradas e das saídas do bloco <i>Matriz de Coincidências</i>	99
Figura 4.23 –	Resultado de uma simulação da entidade <i>edge_cmatrix</i> , arquitetura <i>hard_wired</i> , para uma janela temporal de coincidências $3T_a$	100
Figura 4.24 –	Ilustração das matrizes "máscara" $VAL = [val_{i,j}]$ para (A) $FOV = 0$ , (B) $FOV = 1$ e (C) $FOV = 2$ para o caso de um tomógrafo PET com 6 canais temporais	102
Figura 4.25 –	Diagrama ilustrativo das entradas e das saídas do bloco <i>Campo de Visão</i>	103
Figura 4.26 –	Diagrama ilustrativo das entradas e das saídas do bloco Mat_Vet	105
Figura 4.27 –	Diagrama ilustrativo das entradas e das saídas do bloco Coincidências Múltiplas	106
Figura 4.28 –	Diagrama de blocos ilustrativo da arquitetura desenvolvida para o bloco <i>Validação de Coincidências</i>	107
Figura 4.29 –	Resultado de uma simulação da entidade <i>edge_coinc_val</i> na qual se programou um <i>FOV</i> = 1 e a rejeição de coincidências múltiplas	110
Figura 4.30 –	Diagrama de blocos ilustrativo da arquitetura geral do <i>Módulo de</i> <i>Detecção de Coincidências</i>	113
Figura 4.31 –	Simulação do Módulo de Detecção de Coincidências	116
Figura 5.1 –	Módulo de aquisição de dados desenvolvido, com os diferentes blocos assinalados, com todos os recursos necessários à sua utilização na geração dos sinais de disparo (à exceção das fichas de entrada dos canais temporais e de saída dos sinais de disparo, que ainda não se encontram colocadas no módulo)	121

Figura 5.2 –	Montagem experimental para teste do Módulo de Deteção de Coincidências	124
Figura 5.3 –	Sinais de disparo (a azul) obtidos com dois sinais com um desfasamento temporal mínimo, usando-se uma janela temporal de coincidências $1T_a$	126
Figura 5.4 –	Sinais de disparo (a azul) obtidos com dois sinais desfasados temporalmente cerca de 0.5 ns, usando-se uma janela temporal de coincidências $2T_a$	127
Figura 5.5 –	Histogramas de coincidências obtidos, para a janela temporal de coincidências $1T_a$ , usando-se para referência o sinal na entrada correspondente ao canal 1	131
Figura 5.6 –	Histogramas de coincidências, para janela temporal de coincidências $1T_a$ , usando-se para referência o sinal na entrada correspondente ao canal 5	131
Figura 5.7 –	Montagem experimental onde se podem observar os 13 conetores LEMO a 90° (correspondentes a um atraso temporal de $13\Delta$ ) inseridos num dos ramos do sinal	135
Figura 5.8 –	Representação gráfica dos dados experimentais constantes da Tabela 5.2	136
Figura 5.9 –	Pontos obtidos experimentalmente (representados por símbolos) e curvas resultantes do ajuste destes a gaussianas (histogramas 1 a 5, representados por linhas a cheio)	137
Figura 5.10 –	Pontos obtidos experimentalmente (representados por símbolos) e curvas resultantes do ajuste destes a gaussianas (histogramas 1 a 5, representados por linhas a cheio)	138
Figura 5.11 –	Exemplo da introdução de um desvio sistemático. Mostram-se histogramas para três atrasos fixos programados na FPGA (2.34 ns, 2.73 ns e 3.12 ns) obtidos em duas aquisições distintas (aq1 e aq2).	139
Figura 5.12 –	Pontos obtidos experimentalmente (representados por símbolos) e curvas resultantes do ajuste destes a gaussianas (histogramas 1 a 5, representados por linhas a cheio) para frequências de sinal de entrada de 1.232 MHz e 22.49 MHz e alargamento da gaussiana	140
Figura 5.13 –	Pontos obtidos experimentalmente (representados por símbolos) e curvas resultantes do ajuste destes a gaussianas (histogramas, representados por linhas a cheio) para diferentes frequências do sinal de entrada para três atrasos fixos programados na FPGA (2.34 ns, 2.73 ns e 3.12 ns)	141
Figura 5.14 –	Pontos obtidos experimentalmente (representados por símbolos) para dois valores diferentes de atrasos temporais programados na FPGA, usando-se a janela temporal de coincidências $1T_a$ , e curvas resultantes do ajuste destes a gaussianas (os histogramas 1.95 ns e 2.34 ns, representados por linhas a cheio)	145

Figura 5.15 –	Pontos obtidos experimentalmente usando-se a janela temporal de coincidências $2T_a$	148
Figura 5.16 –	Pontos obtidos experimentalmente (representados por símbolos) usando as janelas temporais de coincidências $2T_a$ , $3T_a$ e $4T_a$ e os correspondentes histogramas de coincidências obtidos após o ajuste dos flancos ascendente e descendente a curvas gaussianas	149
Figura 5.17 –	Plano transaxial de um tomógrafo de geometria cilíndrica com seis elementos de deteção por anel. Os elementos de deteção encontram- se identificados por números. Ilustram-se as ligações do elemento de deteção 1 aos detetores opostos do anel para campos de visão ( <i>FOV</i> ) iguais a 0, 1 e 2	152
Figura 5.18 –	Aspeto geral da montagem experimental com o protótipo RPC-PET de duas cabeças	158
Figura 5.19 –	Sinal de disparo gerado pelo <i>Módulo de Deteção de Coincidências</i> (canal 2, curva inferior) e sinal de disparo gerado pelo módulo NIM (canal 1, curva superior)	159
Figura 5.20 –	Histograma de coincidências obtido experimentalmente com o protótipo RPC-PET de duas cabeças	160
Figura 5.21 –	Tomógrafo RPC-PET para pequenos animais	161
Figura 5.22 –	Representação das quatro cabeças RPC de deteção do tomógrafo para pequenos animais	161
Figura 5.23 –	Representação da fonte radioativa de <sup>22</sup> Na usada nos testes	162
Figura 5.24 –	Histogramas de coincidências obtidos experimentalmente com o tomógrafo RPC-PET para pequenos animais. Apresentam-se histogramas para os pares de canais (5,1), (5,2) e (5,4) a, respetivamente, vermelho, azul e verde.	163
Figura 5.25 –	Histogramas de coincidências por pares de canais (a azul) e coincidências assinaladas pelo <i>Módulo de Deteção de Coincidências</i> (a verde)	164
Figura 5.26 –	Distribuição de atividade da imagem reconstruída sobre os três planos coordenados que passam pelo <i>voxel</i> de maior atividade	165
Figura 5.27 –	Distribuição de atividade da imagem reconstruída ao longo das direções coordenadas que passam pelo <i>voxel</i> de maior intensidade e dos seus oito vizinhos mais próximos (linhas coloridas). O valor da largura total a meia altura foi tomado sobre a linha negra, que é a média das nove linhas coloridas. As coordenadas X' e Y' correspondem às coordenadas x e y mostradas no painel inferior esquerdo da imagem da Figura 5.26, mas rodadas de 45° para acomodar a geometria assimétrica desta reconstrução	165

## Lista de tabelas

Tabela 2.1 –	Janelas temporais de coincidências, $W$ , permitidas e intervalos de tempo $\Delta T$ entre os selos temporais que lhes correspondem. $k$ é um inteiro superior a 3	31
Tabela 2.2 –	Estatística da contagem de coincidências para as janelas temporais de coincidências, <i>W</i> , permitidas	35
Tabela 4.1 –	Genéricos utilizados na entidade edge_sample	65
Tabela 4.2 –	Genéricos utilizados na entidade <i>edge_cdelay</i>	71
Tabela 4.3 –	Atrasos temporais que se podem programar no bloco <i>Atraso Fino</i> para um caso em que $G_E_WORD_WIDTH = 12$ , e os correspondentes agrupamento de 12 bits. $T_a$ é o período do <i>Relógio</i> <i>de Amostragem</i>	76
Tabela 4.4 –	Genéricos utilizados na entidade edge_fdelay	77
Tabela 4.5 –	Janelas de filtragem que se podem programar no bloco <i>Deteção de Eventos</i> e os respetivos critérios para validação de transições	80
Tabela 4.6 –	Ilustração dos sinais <i>R_bits</i> , <i>F_bits</i> e <i>E_bits_o</i>	81
Tabela 4.7 –	Genéricos utilizados na entidade edge_process	82
Tabela 4.8 –	Janelas temporais de coincidências, <i>W</i> , que se podem programar no bloco <i>Coincidências entre Pares</i> e respetivos critérios de validação de coincidências	93
Tabela 4.9 –	Ilustração das comparações de bits das palavras nos sinais <i>a</i> e <i>b</i> de entrada levadas a cabo no bloco <i>Coincidências entre Pares</i> para as diferentes janelas temporais de coincidências, <i>W</i>	95
Tabela 4.10 –	Genéricos utilizados na entidade <i>edge_coinc</i>	97
Tabela 4.11 –	Genéricos utilizados na entidade edge_cmatrix	99
Tabela 4.12 –	Genéricos utilizados na entidade edge_FOV	103
Tabela 4.13 –	Genéricos utilizados na entidade <i>edge_cvector</i>	105
Tabela 4.14 –	Genéricos utilizados na entidade <i>edge_mreject</i>	106
Tabela 4.15 –	Genéricos utilizados na entidade <i>edge_coinc_val</i>	109

Tabela 5.1 –	Contagens Percentuais de Coincidências obtidas para diferentes combinações de janelas temporais de coincidências e de desfasamentos entre os sinais de entrada	128
Tabela 5.2 –	Contagens Percentuais de Coincidências (cont%) e respetivos desvios absolutos médios, em percentagem (dev%) usando-se a janela temporal de coincidências $1T_a$	136
Tabela 5.3 –	Dados das gaussianas (mostradas na Figura 5.9) ajustadas aos pontos obtidos experimentalmente.	137
Tabela 5.4 –	Dados das gaussianas (mostradas na Figura 5.10) ajustadas aos pontos obtidos experimentalmente	138
Tabela 5.5 –	Dados das gaussianas (mostradas na Figura 5.13) ajustadas aos pontos obtidos experimentalmente	141
Tabela 5.6 –	Atrasos temporais programados na FPGA, valores médios das gaussianas e atraso temporal total entre sinais obtido para diferentes combinações de cabos coaxiais	143
Tabela 5.7 –	Estimativas para $\Delta$ com base nos valores da Tabela 5.6	143
Tabela 5.8 –	Contagens Percentuais de Coincidências obtidas para dois valores diferentes do atraso temporal programado na FPGA, usando-se a janela temporal de coincidências $1T_a$	144
Tabela 5.9 –	Valores médios dos histogramas de coincidências obtidos para cinco aquisições distintas, programando-se os atrasos de 1.95 ns e 2.34 ns na FPGA, e valores de $\Delta$ calculados com base nestes valores médios	145
Tabela 5.10 –	Medidas para obtenção de uma estimativa para o valor de $\Delta$	146
Tabela 5.11 –	FWHM em função de $\Delta$ e conversão para picosegundos de medidas utilizadas na Tabela 5.10	147
Tabela 5.12 –	Contagens Percentuais de Coincidências obtidas usando-se a janela temporal de coincidências $2T_a$ onde se podem observar os pontos considerados pertencentes aos flancos ascendente e descendente	148
Tabela 5.13 –	FWHM, larguras dos patamares centrais e janela medidos a partir de histogramas de coincidências obtidos experimentalmente para as diferentes janelas temporais de coincidências	149
Tabela 5.14 –	Largura dos patamares dos histogramas de coincidências esperadas com base na estimativa do Capítulo 2, valores obtidos experimentalmente e respetivos desvios absolutos	150
Tabela 5.15 –	Largura a meia altura (FWHM) dos histogramas de coincidências obtidos experimentalmente, largura a meia altura calculada a partir da expressão $2 \times \left[ (k-1)T_a + \frac{T_a}{2} \right]$ e respetivos desvios absoluto	151
Tabela 5.16 –	Contagens Percentuais de Coincidências por pares de canais e por janela temporal de coincidências antes de se ter corrido qualquer algoritmo de rejeição de coincidências (canais 1, 3 e 4)	151

Tabela 5.17 –	Contagens Percentuais de Coincidências por canal e por janela temporal de coincidências, obtidas com e sem a rejeição de coincidências múltiplas selecionada, antes de se ter corrido qualquer algoritmo de rejeição de coincidências (canais 1, 3 e 4)	154
Tabela 5.18 –	Contagens Percentuais de Coincidências validadas por canal e por janela temporal de coincidências, obtidas com e sem a rejeição de coincidências múltiplas selecionada (canais 1, 3 e 4)	155
Tabela 5.19 –	Contagens Percentuais de Coincidências por pares de canais e por janela temporal de coincidências (canais 1, 3 e 4)	155
Tabela 5.20 –	Contagens Percentuais de Coincidências por canal e por janela temporal de coincidências (canais 1, 2, 4 e 5)	156
Tabela 5.21 –	Contagem Percentuais de Coincidências validadas por canal e por janela temporal de coincidências (canais 1, 2, 4 e 5)	156
Tabela 5.22 –	Contagens Percentuais de Coincidências por pares de canais e por janela temporal de coincidências (canais 1, 2, 4, 5 com o canal 4 afastado no tempo)	157
Tabela 5.23 –	Contagens Percentuais de Coincidências por canal e por janela temporal de coincidências (canais 1, 2, 4, 5 com o canal 4 afastado no tempo)	157
Tabela 5.24 –	Contagem Percentuais de Coincidências válidas por canal e por janela temporal de coincidências (canais 1, 2, 4, 5 com o canal 4 afastado no tempo)	157
Tabela 5.25 –	Codificação temporal da saída do <i>Módulo de Deteção de Coincidências</i> para efeito dos testes realizados	163

## Introdução

Nos últimos anos tem-se verificado um crescimento explosivo da aplicação da Tomografia de Emissão de Positrões (PET) como método de diagnóstico, estadiamento e de avaliação da resposta a tratamentos em múltiplos campos da medicina, destacando-se a oncologia, a cardiologia e a neurologia. Trata-se, contudo, de um exame médico de elevado custo, pelo que está ainda pouco disponível fora dos grandes centros populacionais e, mesmo nestes, a sua disponibilidade está sujeita a algumas limitações [1, 2].

Os tomógrafos PET têm evoluído no sentido da melhoria da sua resolução espacial e sensibilidade, neste último caso muito à custa do aumento do campo de visão (*FOV*) do tomógrafo e da inclusão da informação de tempo de voo (TOF – acrónimo de *Time Of Flight*) [3-7]. Contudo, a tecnologia padrão de deteção utilizada, baseada no uso de cristais de cintilação e tubos fotomultiplicadores, torna muito dispendioso o fabrico de tomógrafos PET com um *FOV* axial longo [5, 8]. Por sua vez a tecnologia TOF requer o uso de sistemas com elevada resolução temporal [6, 7].

A equipa das RPCs do Laboratório de Instrumentação e Física Experimental de Partículas de Coimbra (LIP-Coimbra) tem investido no desenvolvimento de câmaras de placas resistivas temporizadas (*t*RPCs – *timing* RPCs) para deteção de radiação em tecnologia PET, em alternativa ao uso de cristais de cintilação [9-11]. A resolução espacial sub-milimétrica que os detetores desenvolvidos por esta equipa apresentam possibilita a sua utilização em tomógrafos PET de pequenas dimensões, para estudos imagiológicos em pequenos animais [12-14]. Por outro lado, o baixo custo por unidade de área das RPCs poderá possibilitar também a construção de tomógrafos com um *FOV* axial longo que pode ser usado para imagiologia humana de corpo inteiro [15].

Um tema importante para qualquer tomógrafo PET, sobretudo de grandes dimensões e/ou atividade elevada, é o da problemática da deteção de coincidências. Sem um sistema de deteção de coincidências adequado, a grande quantidade de dados produzida pelo tomógrafo, e que é necessário adquirir para posterior tratamento, poderá exigir um sistema de aquisição de dados de grandes dimensões, complexo e dispendioso. Por isso é importante desenvolver um sistema de deteção de coincidências que permita, em tempo real, identificar as consideradas

válidas, indicando em tempo oportuno ao sistema de aquisição de dados a informação que este deve adquirir, para assim reduzir significativamente as exigências colocadas sobre este [16, 17].

A deteção de coincidências deve ser ajustada às necessidades particulares do tomógrafo em causa. Para tomógrafos RPC-PET há que ter em conta a sua elevada resolução temporal, importante sobretudo na definição da janela de coincidências para tomógrafos de pequenas dimensões. Assim, considerou-se como objetivo inicial a obtenção de janelas sub-nanosegundo. Por outro lado, não se deve perder de vista o tomógrafo com um *FOV* axial longo: o método de deteção de coincidências a desenvolver deverá ser facilmente adaptável para utilização neste tomógrafo.

É com este enquadramento que se realizou o presente trabalho, com o objetivo de desenvolver um sistema de deteção de coincidências escalável, que pudesse ser utilizado não só em tomógrafos de pequenas dimensões, como é o caso do tomógrafo para pequenos animais, mas que também pudesse, de alguma forma, servir como base e linha orientadora de um sistema de coincidências para um tomógrafo de grandes dimensões.

Iniciou-se assim o trabalho com a procura de possíveis soluções e arquiteturas que se pudessem adequar aos fins em vista. Pela sua versatilidade, abundância de recursos disponíveis, e elevada capacidade de processamento, a pesquisa centrou-se em torno das possibilidades dadas pelas FPGA. Queria-se uma implementação do sistema de deteção de coincidências em tempo real, completamente digital, programável e de baixo custo.

O primeiro problema a resolver num sistema digital de deteção de coincidências é a marcação com selos temporais dos instantes em que ocorrem eventos nos sinais provenientes dos canais temporais do tomógrafo, com a resolução temporal adequada para a posterior avaliação da ocorrência de coincidências atendendo às janelas de coincidências especificadas.

Para avaliar a ocorrência de coincidências optou-se por se utilizar janelas temporais que são múltiplas do período do relógio usado para amostrar os sinais provenientes dos canais temporais do tomógrafo. Atendendo à estimativa inicial de que seriam úteis janelas temporais de coincidência da ordem do nanosegundo ou inferior, rapidamente se tornou percetível que não seria fácil a sua implementação direta atendendo à frequência de relógio que as FPGA suportam, que no caso da família Virtex-5 da Xilinx se encontra limitado a 550 MHz [18]. Assim, rapidamente se consideraram abordagens onde se recorreu à intercalação temporal como forma simples e efetiva de aumentar a frequência de relógio usado para amostrar os sinais provenientes dos canais temporais do tomógrafo. Mas frequências de amostragem elevadas, superiores à frequência de processamento interno permitido pela FPGA, significam a obrigatoriedade de uma paralelização dos dados antes de se iniciar o seu processamento. Esta

necessidade enquadra-se perfeitamente dentro da tendência atual da utilização de comunicação série, suportada pelas FPGAs modernas com a disponibilidade de recursos próprios para serialização/paralelização dos dados a nível dos pinos da FPGA. Assim, rapidamente se considerou a disponibilidade destes recursos como parte integrante da arquitetura a desenvolver, por forma a obter-se uma frequência de processamento interna aceitável.

Procedeu-se em seguida a uma avaliação detalhada de como usar os selos temporais marcados nos sinais amostrados para avaliar do cumprimento do critério de coincidências, atendendo à janela temporal selecionada. Resultou daí a partição desta tarefa numa série de etapas com granularidade adequada para ser implementada numa FPGA, utilizando-se uma arquitetura em *pipeline* síncrona com latência muito baixa (de poucas dezenas do nanosegundo) e capaz de processar eventos a taxas muito elevadas (da ordem da centena de milhão de eventos por segundo por canal) com tempo morto nulo.

Um aspeto importante que ressalta numa situação real em que os sinais que se fazem chegar ao módulo de deteção de coincidência provêm de um sistema experimental, tem a ver com o desfasamento temporal que se verifica existir entre sinais provenientes de diferentes canais, vistos pelo mesmo relógio de amostragem, que se sabe estarem em coincidência. Há, assim, que calibrar temporalmente os sinais provenientes do tomógrafo, previamente à deteção de coincidências [19]. O método que se utilizou consistiu na identificação do canal que se encontrava mais atrasado (onde mais tarde é detetado o evento), que é utilizado como canal de referência, acrescentando-se o atraso necessário aos restantes canais para que fiquem todos temporalmente coincidentes. A FPGA apresenta recursos suficientes para esta tarefa. Tem ainda outra grande vantagem: permite programar os atrasos pretendidos de forma dinâmica. Os valores dos atrasos a introduzir em cada canal podem, assim, ser retirados de histogramas de coincidências obtidos com o próprio módulo.

O módulo desenvolvido permite ainda ter um conhecimento bastante completo do funcionamento do tomógrafo já que o método de deteção de coincidências implementado permite conhecer as coincidências entre todos os pares de canais temporais possíveis para o tomógrafo. Esta funcionalidade abre também portas para a validação em tempo real das coincidências detetadas atendendo ao *FOV* que se pretende utilizar. A implementação do conceito de campo de visão passa pela seleção, de entre a totalidade de pares de canais temporais possíveis para o tomógrafo, dos pares de canais temporais aceites para um determinado *FOV*. A exploração deste conceito levou ao desenvolvimento de diferentes métodos para seleção do *FOV*, permitindo-se, entre outros, a seleção aleatória dos pares de canais pertencentes ao *FOV*.

Uma outra funcionalidade que se achou útil implementar foi a opção da rejeição de coincidências múltiplas. Trata-se de acontecimentos em que, regra geral, a localização do radioisótopo não pode ser atribuída a uma única LOR (acrónimo do inglês *Line Of Response*) sendo, por isso, muitas vezes rejeitados.

Deve referir-se ainda que a arquitetura desenvolvida se presta perfeitamente à inclusão de novas etapas de processamento, caso se identifique uma necessidade nova, sem obrigar necessariamente à introdução de alterações nas partes não modificadas, e que a arquitetura se encontra completamente parametrizada para facilmente ser adaptada a um número de canais de entrada diferente, ou a um grau de intercalação diferente, entre outros.

Uma última nota para referir que os objetivos a que nos propomos foram plenamente alcançados. Desenvolveu-se um módulo de deteção de coincidências com janelas subnanosegundo. Implementou-se um método de calibração temporal capaz de compensar desvios temporais de até aproximadamente 40 ns. Implementou-se a possibilidade de se rejeitarem coincidências atendendo ao *FOV*. Implementou-se um método para rejeição de coincidências múltiplas. Verificou-se experimentalmente, com sucesso, o funcionamento do módulo de deteção de coincidências no tomógrafo para pequenos animais em desenvolvimento no LIP-Coimbra.

#### Organização da dissertação

No Capítulo 1, intitulado *Deteção de coincidências em tomografia por emissão de positrões (PET)*, faz-se uma apresentação sumária dos princípios físicos básicos da PET, com especial incidência em RPC-PET. Aproveita-se também para abordar a temática das coincidências em PET, terminando-se com um breve apanhado de alguns sistemas de coincidências descritos na literatura.

No Capítulo 2, intitulado *Deteção de coincidências - princípios de operação*, faz-se uma primeira abordagem aos conceitos empregues para a implementação digital da deteção de coincidências, nomeadamente da marcação temporal de eventos com selos temporais e da metodologia para definir janelas de amostragem. Aproveita-se ainda para abordar as noções de *FOV* e de coincidências múltiplas.

No Capítulo 3, intitulado *Arquitetura do Módulo de Deteção de Coincidências*, apresentam-se as primeiras grandes opções arquiteturais do módulo desenvolvido, apresentando-se os motivos que levaram à escolha de uma solução em *pipeline* e uma primeira divisão do algoritmo de deteção de coincidências em etapas funcionais capazes de serem implementadas como blocos de *hardware* de um circuito em *pipeline* síncrono.

No Capítulo 4, intitulado *Blocos funcionais do Módulo de Deteção de Coincidências*, abordam-se em detalhe as questões práticas da implementação, numa FPGA Virtex-5 da Xilinx, da arquitetura descrita no Capítulo 3, recorrendo-se, quando conveniente, a diagramas de blocos e também a esquemáticos dos circuitos implementados obtidos com as ferramentas de síntese. Apresentam-se ainda resultados obtidos por simulação funcional elucidativos do funcionamento dos diferentes blocos desenvolvidos.

No Capítulo 5, intitulado *Desempenho do Módulo de Deteção de Coincidências* fazemse testes experimentais aos circuitos desenvolvidos, utilizando numa primeira fase um ambiente controlado, com sinais produzidos por um gerador de sinais, e numa segunda fase sinais provenientes do tomógrafo para pequenos animais em desenvolvimento.

Finalmente, no Capítulo 6, intitulado *Conclusões e trabalho futuro* faz-se uma análise dos resultados alcançados e sugerem-se algumas linhas de investigação para possíveis desenvolvimentos futuros.

#### Bibliografia

- S. L. Kitson, V. Cuccurullo, A. Ciarmiello, D. Salvo, and L. Mansi, "Clinical Applications of Positron Emission Tomography (PET) Imaging in Medicine: Oncology, Brain Diseases and Cardiology," *Current Radiopharmaceuticals*, vol. 2, p. 224, 2009.
- [2] ARSN, *Tomografia por Emissão de Positrões (PET)*: Administração Regional de Saúde do Norte (ARSN), 2006.
- [3] J. L. Humm, A. Rosenfeld, and A. Del Guerra, "From PET Detectors to PET Scanners," *European Journal of Nuclear Medicine and Molecular Imaging*, vol. 30, pp. 1574-1597, Nov 2003.
- [4] G. Tarantola, F. Zito, and P. Gerundini, "PET Instrumentation and Reconstruction Algorithms in Whole-Body Applications," *Journal of Nuclear Medicine*, vol. 44, pp. 756-769, 2003.
- [5] L. Eriksson, D. W. Townsend, M. Conti, C. L. Melcher, M. Eriksson, B. W. Jakoby, et al., "Potentials for Large Axial Field of View Positron Camera Systems," in 2008 IEEE Nuclear Science Symposium and Medical Imaging Conference, ed New York: IEEE, 2009, pp. 907-911.
- [6] T. F. Budinger, "Time-of-Flight Positron Emission Tomography: Status Relative to Conventional PET," *The Journal of Nuclear Medicine*, vol. 24, pp. 73-78, 1983.
- [7] M. M. Khalil, *Basic Sciences of Nuclear Medicine*: Springer Verlag, 2011.
- [8] W. W. Moses, S. E. Derenzo, and T. F. Budinger, "PET Detector Modules Based on Novel Detector Technologies," *Nuclear Instruments & Methods in Physics Research Section a-Accelerators Spectrometers Detectors and Associated Equipment*, vol. 353, pp. 189-194, 1994.
- [9] P. Fonte, "Applications and New Developments in Resistive Plate Chambers," *IEEE Transactions on Nuclear Science*, vol. 49, pp. 881-887, Jun 2002.
- [10] P. Fonte and V. Peskov, "High-resolution TOF with RPCs," *Nuclear Instruments and Methods in Physics Research A*, vol. 477, pp. 17-22, 2002.

- [11] A. Blanco, V. Chepel, R. Ferreira-Marques, P. Fonte, M. I. Lopes, V. Peskov, et al., "Perspectives for Positron Emission Tomography with RPCs," Nuclear Instruments & Methods in Physics Research Section a-Accelerators Spectrometers Detectors and Associated Equipment, vol. 508, pp. 88-93, 2003.
- [12] A. Blanco, N. Carolino, C. Correia, R. Ferreira Marques, P. Fonte, D. González-Díaz, et al., "An RPC-PET Prototype with High Spatial Resolution," *Nuclear Instruments & Methods in Physics Research Section A*, vol. 533, pp. 139-143, 2004.
- [13] A. Blanco, N. Carolino, C. Correia, L. Fazendeiro, N. C. Ferreira, M. F. F. Marques, et al., "RPC-PET: A New Very High Resolution PET Technology," *IEEE Transactions on Nuclear Science*, vol. 53, pp. 2489-2494, 2006.
- [14] A. Blanco, "A Small Animal PET Prototype with Sub-Millimetre Spacial Resolution Based on tRPCs, Ph.D. thesis," 2011.
- [15] P. J. Ribeiro da Fonte, L. A. VIeira Lopes, A. Blanco Castro, and J. M. Tavares Couceiro de Sousa, "Device for Positron Emission Tomography with Time of Flight and Whole Body Scanning in a Single Bed (International Patent Classification - G01T 1/29 (2006.01))," 2012.
- [16] M. A. Tetrault, J. F. Oliver, M. Bergeron, R. Lecomte, and R. Fontaine, "Real Time Coincidence Detection Engine for High Count Rate Timestamp Based PET," *Nuclear Science, IEEE Transactions on*, vol. 57, pp. 117-124, 2010.
- [17] W. F. Jones, J. E. Breeding, J. Everman, J. H. Reed, W. Luk, A. Moor, et al., "Tracking Coincidence Events in PET Even When Count Rates Are Extremely High: The Lost-Event Tally Packet Concept," *Nuclear Science, IEEE Transactions on*, vol. 59, pp. 1915-1919, 2012.
- [18] Xilinx, "Virtex-5 Family Overview DS100 (v4.4)," 2009.
- [19] C. Wang, H. Li, R. A. Ramirez, Y. Zhang, H. Baghaei, S. Liu, et al., "A Real Time Coincidence System for High Count-Rate TOF or Non-TOF PET Cameras Using Hybrid Method Combining AND-Logic and Time-Mark Technology," *IEEE Transactions on Nuclear Science*, vol. 57, pp. 708-714, 2010.

# 1. Deteção de coincidências em tomografia por emissão de positrões (PET)

#### 1.1. Introdução

No que se segue iremos fazer uma revisão dos princípios físicos básicos da PET, seguida de uma breve descrição de alguns aspetos da instrumentação de deteção com relevância para o presente trabalho. Abordam-se sumariamente os princípios físicos subjacentes ao funcionamento dos detetores RPC e as características destes detetores que os tornam especialmente indicados para utilização em PET.

Segue-se uma breve apresentação das principais metodologias usadas na determinação de coincidências em PET. Por fim faz-se um breve apanhado de alguns sistemas de coincidências descritos na literatura.

### **1.2. Princípios físicos da PET**

A tomografía por emissão de positrões é uma técnica de imagiologia médica na área da medicina nuclear que permite obter informação funcional sobre as alterações metabólicas e estruturais que ocorrem em situação de doença. Para tal, introduzem-se no organismo substâncias ou moléculas cujo metabolismo ou distribuição no organismo se pretende estudar. Em PET, para se poder monitorizar estas substâncias procede-se à sua marcação com um isótopo radioativo que decai por emissão de positrões, sendo o conjunto molécula/isótopo, designado por "radiofármaco". Os radiofármacos são escolhidos de modo a possuírem uma determinada atividade biológica, dependente do metabolismo órgão ou estrutura em estudo. Por isso, os radionuclídeos emissores de positrões mais utilizados na produção de radiofármacos, como o <sup>15</sup>O, o <sup>11</sup>C, <sup>13</sup>N e o <sup>18</sup>F, são isótopos dos principais elementos constituintes das moléculas orgânicas e, como tal, possuem as mesmas características químicas e o mesmo metabolismo que estas [1, 2].

Os radionuclídeos emissores de positrões são isótopos que possuem um excesso de protões e, por isso, é relativamente elevada a probabilidade de que um protão p do seu núcleo se transforme num neutrão n, com emissão de um positrão  $\beta^+$  e um neutrino v:

$$^{1}_{1}p \rightarrow ^{1}_{0}n + ^{0}_{1}\beta^{+} + \upsilon$$

Após a sua emissão, o positrão sofre múltiplas colisões no meio que atravessa que o fazem perder grande parte da sua energia cinética antes de se aniquilar com um electrão do meio.

Da aniquilação electrão-positrão resultam, a maior parte das vezes, dois fotões gama, de 511 keV cada, que são emitidos simultaneamente, segundo a mesma direcção, mas em sentidos opostos (aproximadamente 180°)<sup>1</sup> [4]. A deteção, em coincidência no tempo, dos dois fotões resultantes da aniquilação (designada por "evento de coincidência" ou, simplesmente, "coincidência"), define uma linha reta, designada por "linha de resposta" (LOR) que contém a localização do ponto onde se deu a aniquilação e se assume conter também o ponto onde se deu a emissão do positrão (a LOR é, por isso, também a linha que une dois detetores que estão em coincidência) [3, 5]<sup>2</sup>. A distribuição espacial da atividade do radionuclídeo pode ser conhecida a partir da deteção de um grande número de eventos de coincidência, os quais são organizados em projeções segundo diferentes direções, e processando os dados adquiridos com algoritmos matemáticos de reconstrução de imagem [5].

Como a PET tem por base a deteção, em coincidência no tempo, dos dois fotões de 511 keV resultantes da aniquilação positrão-eletrão, a forma mais conveniente para detetar os dois fotões em coincidência é o uso de elementos de deteção opostos que estão também em coincidência, como se ilustra na Figura 1.1. Assim, se dois fotões atingirem um par de elementos de deteção que estão em coincidência dentro de um intervalo de tempo prédeterminado, conhecido como "janela temporal de coincidências", considera-se que ocorreu uma coincidência. Esta deteção em coincidência no tempo dos dois fotões de 511 keV resultantes da aniquilação positrão-eletrão, designada por "colimação eletrónica", é um dos pontos-chave da PET pois permite que a colimação dos fotões seja feita sem recurso aos colimadores que são usados em técnicas como a SPECT<sup>3</sup> (acrónimo do inglês "*Single Photon* 

<sup>&</sup>lt;sup>1</sup> De uma aniquilação positrão-eletrão pode ocorrer também, embora com uma probabilidade inferior a 1%, a emissão de três fotões [3, 4].

<sup>&</sup>lt;sup>2</sup> Para a maioria dos radionuclídeos de interesse, o percurso médio percorrido pelo positrão no meio antes da aniquilação é muito pequeno (tipicamente da ordem da fração do milímetro a alguns milímetros [3]). Contudo, a assunção de que o ponto onde se deu a emissão do positrão é o mesmo onde se deu a aniquilação eletrão-positrão resulta numa indeterminação na posição da atividade do radionuclídeo e, consequentemente, num limite para a resolução espacial conseguida com um determinado radiofármaco [3, 6].

<sup>&</sup>lt;sup>3</sup> Em SPECT os colimadores são necessários para relacionar de forma precisa o local da deteção da radiação com a localização do radionuclídeo no organismo do paciente.

*Emission Computed Tomography*") que diminuem significativamente a sensibilidade de deteção<sup>4</sup> [9-11].



Figura 1.1 – Sucessão de acontecimentos, que vão desde a emissão do positrão até à detecção, em coincidência no tempo, dos dois fotões  $\gamma$  de 511 KeV resultantes da aniquilação positrãoelectrão ilustrados para um sistema PET com arranjo em anel circular completo (adaptada a partir de [12, 13]).

Como tal, nos tomógrafos PET, cada elemento de deteção encontra-se ligado por circuitos de deteção de coincidências a um grupo de elementos de deteção opostos, onde se incluem todos os elementos de deteção onde, em termos físicos, pode incidir o fotão que se encontra em coincidência com o incidente no primeiro elemento de deteção mencionado [2]. Assim, define-se um volume designado dentro do qual é possível detetar-se uma aniquilação eletrão positrão. Este volume, conhecido por campo de visão (*FOV*), é normalmente caracterizado por uma área no plano transaxial e uma distância ao longo do eixo axial. Costuma

<sup>&</sup>lt;sup>4</sup> A sensibilidade de deteção de um tomógrafo PET define-se como o número de eventos de coincidência que este deteta, por unidade de tempo e por unidade de atividade na fonte, dentro do campo de visão (*FOV*) do tomógrafo, exprimindo-se em contagens por segundo por milicurie. Depende de diversos fatores, encontrando-se entre os principais a eficiência dos cristais de cintilação e a eficiência geométrica do tomógrafo. A eficiência geométrica de um tomógrafo PET é definida pelo ângulo sólido de projeção da fonte que é coberta pelo detetor. É, por isso, tanto maior quanto maior for o *FOV* do tomógrafo. A eficiência dos detetores pode ser melhorada empregando-se na sua construção materiais de elevada densidade de massa e número atómico médio elevado e com uma elevada taxa de conversão de fotões de 511 keV em fotões de luz visível [2, 3, 5, 7, 8].
designar-se por "linha de coincidência" a ligação por um circuito de deteção de coincidências de um par de elementos de deteção opostos pertencentes a uma LOR. É também costume usarse a expressão "estar em coincidência" para referir que um par de elementos de deteção opostos está ligado entre si por um circuito de deteção de coincidências.

Os circuitos de deteção de coincidências avaliam se os impulsos nas suas entradas, provenientes dos respetivos elementos de deteção, são coincidentes no tempo e, caso tal aconteça, geram um sinal de disparo para sinalizar ao restante *hardware* que se trata de um evento de interesse que deve ser adquirido. É comum armazenar-se a informação transportada pelos dois fotões (*raw data*, na literatura em inglês) na forma de sinogramas<sup>5</sup> que depois serão usados pelos algoritmos de reconstrução de imagem na determinação da distribuição espacial da atividade do radionuclídeo em qualquer ponto do objeto [2, 5, 14].

### 1.3. Instrumentação de deteção

A tecnologia padrão de deteção de fotões em sistemas PET baseia-se na utilização de cristais de cintilação, que emitem luz quando os fotões gama resultantes das aniquilações eletrão-positrão neles incidem. Acoplados aos cristais têm-se tipicamente tubos fotomultiplicadores (PTM, acrónimo do inglês *PhotoMultiplier Tube*) que operam em modo de impulso, convertendo de forma proporcional a luz que resulta da interação de um fotão no cristal num impulso elétrico<sup>6</sup>. O flanco ascendente deste impulso (a componente rápida) é usado para obter informação acerca do instante da deteção; para se obter a energia depositada no cristal integra-se no tempo cada impulso, pois a energia depositada é proporcional à carga total produzida [2, 3, 5, 14, 16, 17].

O arranjo dos cristais de deteção e tubos fotomultiplicadores numa estrutura em bloco (Figura 1.2), em que uma matriz com algumas dezenas de cristais de cintilação se encontra acoplada a um pequeno número de fotomultiplicadores (normalmente 4), é dos mais difundido nos tomógrafos PET atuais [2, 3, 5, 14].

<sup>&</sup>lt;sup>5</sup> Um sinograma agrupa numa mesma linha as LORs pertencentes a uma projeção do objeto segundo um determinado ângulo e numa mesma coluna as LORs que se encontram numa mesma posição radial [2].

<sup>&</sup>lt;sup>6</sup> Acima de um dado limiar de energia a maioria dos cintiladores tem um comportamento linear no que respeita à energia neles depositada, isto é, a luz de cintilação produzida é diretamente proporcional à energia depositada no cintilador. Se o fotomultiplicador operar também de forma linear, a amplitude do sinal elétrico à sua saída é proporcional à energia depositada no cintilador [15].



Figura 1.2 - (I) Fotografia de um bloco de deteção onde se pode observar um arranjo matricial de pequenos cristais de cintilação acoplado a 4 tubos fotomultiplicadores. (II) Determinação da localização (x,y) da interação do fotão gama no bloco onde foi detetado (adaptada a partir de [6]).

Um sistema completo de aquisição em PET é formado por um elevado número de blocos de deteção posicionados à volta do objeto a ser estudado. A configuração mais comum dos blocos de deteção é o sistema planar em anel completo, como o ilustrado na Figura 1.3, onde os vários anéis de deteção são dispostos paralelamente uns aos outros formando um tomógrafo de geometria cilíndrica. Nesta geometria o plano de cada anel de detetores (XY) é designado por plano transaxial e a direção Z, perpendicular a este plano, é designada por eixo axial. Configurações de blocos de deteção como, por exemplo, circulares em anel parcial e poligonais (cúbicas, hexagonais, octogonais, etc) são também usadas, embora com menos frequência [3, 5-7, 13, 18, 19].



Figura 1.3 – Diagrama ilustrativo de uma tomógrafo de anel completo, constituída por três anéis planares dispostos paralelamente uns aos outros [3].

Os blocos de deteção estão ligados a um primeiro nível de eletrónica, a eletrónica de leitura (designada na literatura em inglês por *front-end electronics*), que tem como função amplificar e acondicionar os sinais que provêm dos fotomultiplicadores de forma a que a informação acerca da energia depositada e do instante deteção contida nestes sinais possa ser convertida para um formato digital. Os módulos que integram a eletrónica de leitura contêm normalmente circuitos ASIC (acrónimo do inglês "*Application-Specific Integrated Circuits*") com funcionalidades como a pré-amplificação, a amplificação e a discriminação de sinais [14, 17, 20]. Por fim, os impulsos provenientes da eletrónica de leitura são processados para determinação do instante da deteção e da energia depositada, informação que serve de base à avaliação da existência de uma coincidência e à sua atribuição e acumulação na LOR correspondente. É esta informação que é depois utilizada pelos algoritmos matemáticos de reconstrução de imagem para obtenção da distribuição espacial da atividade do radionuclídeo em qualquer ponto do objeto dentro do *FOV* [5, 21].

Os tomógrafos PET convencionais indicam apenas a LOR onde a aniquilação eletrão positrão teve origem. Já num tomógrafo TOF-PET (TOF - acrónimo de *Time of Flight*, referido em língua portuguesa como "tempo de voo") usa-se a diferença de tempo de voo dos dois fotões resultantes das aniquilação para se acrescentar, à identificação da LOR, informação acerca do local da LOR onde se deu a aniquilação eletrão-positrão [3]. Contudo, para se conseguir uma medição precisa deste local, a diferença de tempo de voo dos dois fotões deverá ser medida com grande precisão, o que por sua vez requer o uso de sistemas com elevada resolução temporal (e.g. para se obter a posição do evento com uma incerteza inferior ao centímetro, a

resolução temporal do sistema deverá ser inferior a 50 ps [22])<sup>7</sup>. A adição da informação de tempo de voo apresenta vantagens como uma melhoria da relação sinal-ruído da imagem reconstruída e a redução das coincidências aleatórias [6, 26].

#### 1.3.1. O conceito RPC-PET

Câmaras de placas resistivas são detetores gasosos que, na sua forma mais simples, consistem num volume preenchida com gás (zona de amplificação), delimitado por dois elétrodos paralelos devendo, pelo menos um deles, ser resistivo (e.g., baquelite ou vidro). A zona de amplificação é mantida à pressão atmosférica e uma alta tensão (acrónimo do inglês *Direct Current*) é aplicada entre os elétrodos, criando um campo elétrico no volume delimitado pelos elétrodos. Quando uma partícula carregada atravessa o espaço de amplificação, ocorrem colisões com as moléculas do gás, podendo algumas delas resultar em ionizações. Os eletrões libertados nestas ionizações primárias são então acelerados em direção ao ânodo pelo campo elétrico, colidindo, ao longo do seu percurso, com átomos/moléculas, podendo resultar daí novas ionizações (secundárias). O número de ionizações multiplica-se assim em avalanche, obtendo-se, no final, muitos eletrões livres e partículas do gás ionizadas (iões positivos) [27, 28].

O mesmo princípio pode ser aplicado à radiação gama embora, neste caso, a interação primária dos fotões gama se nas próprias placas, por efeito fotoelétrico ou de Compton. Dependendo da espessura do conversor e da profundidade do ponto onde se deu a interação, os eletrões libertados nestas interações poderão ter energia cinética suficiente para alcançar a zona de amplificação, dando origem a uma avalanche [28-30].

Sob a ação do campo elétrico existente no espaço de amplificação cria-se uma corrente de eletrões em direção ao ânodo e uma corrente de iões positivos em direção ao cátodo. Como a velocidade de deriva dos eletrões é muito superior à dos iões positivos, o sinal que chega aos elétrodos de recolha do detetor RPC e, assim, o impulso à sua saída, é composto por uma componente eletrónica e por uma componente iónica da corrente (Figura 1.4) [27, 29, 30].

<sup>&</sup>lt;sup>7</sup>A resolução temporal representa a precisão na determinação do tempo de chegada dos fotões aos detetores [3]. Em PET, exprime-se, normalmente, como a FWHM do histograma de diferença de tempo de chegada dos pares de fotões ao detetor obtido com uma fonte pontual colocada no centro geométrico da câmara [23-25]. A resolução temporal tem um impacto direto na janela temporal de coincidências a utilizar.



Figura 1.4 - Evolução no tempo das correntes eletrónica, ie, e iónica, ii, para uma avalanche que se inicia com um eletrão. Note-se a escala logarítmica no eixo do tempo (adaptada a partir de [30]).

A componente eletrónica da corrente cresce exponencialmente e passa abruptamente a zero quando os eletrões atingem o ânodo, designando-se, como tal, por "componente rápida" [27, 29, 30]. Esta componente reúne, assim, as condições ideais para ser utilizada para efeitos de determinação do instante da interação do fotão.

Pelo contrário, devido à pequena velocidade de deriva dos iões positivos, a componente iónica da corrente é muito inferior à componente eletrónica e muito mais "lenta" (daí a designação de "componente lenta" dada à componente iónica da corrente [27, 29, 30])<sup>8</sup>.

A corrente induzida nos elétrodos de recolha do detetor rp é processada pela eletrónica de leitura para determinação do instante da interação do fotão com o detetor e da carga dos sinais: na determinação do instante da interação do fotão com o detetor é usada a componente rápida do sinal, por isso designaremos essa componente por "sinal de tempo" e os sistemas eletrónicos de leitura que geram estes sinais por "canais temporais". A carga do sinal induzido em cada elétrodo de recolha é usada para determinar a posição da avalanche na zona de amplificação [25, 30].

Desde o seu desenvolvimento, em 1981, por R. Santonico e R. Cardarelli [33], as RPCs têm sido amplamente utilizadas em física das altas energias e astrofísica [28]. Nos últimos anos

<sup>&</sup>lt;sup>8</sup> Informação adicional acerca da constituição das RPCs, da sua evolução e seu modo de operação poderá ser encontrada, por exemplo em R. Cardarelli et all, "Avalanche and Streamer Mode Operation of Resistive Plate Chambers" [31], Fonte P., "A New High-Resolution TOF Technology [32], Fonte P., Applications and New Developments in Resistive Plate Chambers [28].

estes detetores têm vindo a ser estudados e consideravelmente melhorados, considerando-se a sua aplicação à tecnologia PET. Na vanguarda do desenvolvimento destes detetores RPC para PET encontra-se a equipa das RPCs do Laboratório de Instrumentação e Física Experimental de Partículas de Coimbra (LIP-Coimbra) com o desenvolvimento de câmaras de placas resistivas temporizadas (*t*RPCs). Estes detetores apresentam uma excelente resolução temporal (300 ps FWHM para pares de fotões de 511 keV ou de 90 ps para fotão simples [34]). Sistemas PET construídos com este *t*RPCs apresentam ainda uma resolução espacial<sup>9</sup> sub-milimétrica (0.52 mm FWHM e 1.55 mm FWTM para um sistema com 60 mm de diâmetro, usando uma fonte de <sup>22</sup>Na [36]) [25].

As excelentes características das *t*RPCs levaram a equipa das RPCs do LIP-Coimbra a propor, em 2002, a utilização das *t*RPCs como detetores em imagiologia PET, tanto pré-clínica, para pequenos animais, como humana de corpo inteiro, em alternativa aos cristais de cintilação [28, 34, 37].

O aumento da sensibilidade dos tomógrafos tem sido alvo de um esforço considerável, sendo esta beneficiada pelo aumento do FOV e pela utilização da informação de tempo de voo. Contudo, a tecnologia padrão de deteção utilizada, baseada no uso de cristais de cintilação, torna muitíssimo dispendioso o fabrico de tomógrafos PET com um longo FOV axial, devido ao elevado custo dos cristais de cintilação e dos tubos fotomultiplicadores [6, 7, 19, 26, 38, 39]. Aqui as *t*RPCs apresentam-se como uma alternativa muito menos dispendiosa, tendo a equipa de RPCs do LIP-Coimbra proposto, inclusivamente, a construção de um tomógrafo com um longo *FOV* axial que pode mesmo cobrir todo o paciente. Por sua vez, a excelente resolução temporal das *t*RPCs torna também possível a medição de tempo de voo (TOF) com maior resolução que tecnologia TOF já existente baseada em cristais de cintilação<sup>10</sup> [34, 41, 42].

Pela resolução espacial sub-milimétrica que as *t*RPCs apresentam, foi proposto pela equipa de RPCs do LIP-Coimbra a sua utilização em tomógrafos PET dedicados a estudos préclínicos levados a cabo pequenos animais como ratos transgénicos ou ratinhos [25, 36, 43]. De

<sup>&</sup>lt;sup>9</sup> A resolução espacial de tomógrafo PET é definida como a distância mínima entre dois pontos no objeto que permite que eles sejam observados como dois pontos distintos na imagem reconstruída [2, 35]. É caraterizada pela FWHM da função de resposta do tomógrafo a uma fonte pontual (designada por PSF, acrónimo de *Point Spread Funtion*). [6]. Utiliza-se também a largura a um décimo da altura, FWTM (acrónimo do inglês *Full Widht at Tenth Maximum*) para melhor caraterizar PSF não gaussianas.

A resolução espacial que pode ser alcançada em PET é fisicamente limitada pelo o alcance do positrão no meio antes de sofrer a aniquilação e pela não colinearidade dos fotões resultantes da aniquilação [5]. Outros fatores de natureza técnica, como a dimensão dos detetores, que não implicam um limite físico, são tão ou mais determinantes para resolução do tomógrafo [6].

<sup>&</sup>lt;sup>10</sup> A geração atual de tomógrafos TOF-PET comerciais tem resoluções temporais na ordem de 500-600 ps FWHM [40].

notar que, em imagiologia de pequenos animais, a resolução espacial é um dos parâmetros de maior importância devido à pequena dimensão das cobaias utilizadas.

O tomógrafo RPC-PET de pequenas dimensões, para estudos imagiológicos em pequenos animais, em desenvolvimento no início dos trabalhos que resultaram nesta dissertação tinha forma paralelepipédica, sendo composto por até seis cabeças de *t*RPC, quatro dispostas paralelamente ao eixo do tomógrafo e duas perpendiculares ao mesmo eixo, definindo um *FOV* de  $60 \times 60 \times 100 \text{ mm}^3$  e uma cobertura de ângulo sólido de 90%. Assim, para determinação de coincidências, atendendo ao *FOV* do tomógrafo, poder-se-ia utilizar uma janela de coincidências de aproximadamente  $\frac{1}{3}$  ns. Atendendo a que a resolução temporal inerente à tecnologia PET baseada em RPCs é de 300 ps FWHM para pares de fotões [34, 43], será adequada a utilização de janelas temporais de coincidências da ordem de 1 ns [25, 43].

### 1.4. Coincidências em PET

Em PET, a definição de coincidência remete-nos para o conceito de "janela temporal de coincidências". Dependendo da localização na LOR da aniquilação eletrão-positrão, os dois fotões dela resultantes podem chegar aos elementos de deteção em instantes diferentes, não significando tal que os fotões não sejam resultantes da mesma aniquilação. Um outro aspeto a considerar é o facto das diferentes características temporais dos elementos de deteção e da eletrónica de leitura associada serem responsáveis pela adição de atrasos aleatórios aos sinais de tempo que se pretendem comparar, diminuindo a resolução temporal do sistema [5]. Para que não se percam eventos de coincidência, estabelece-se uma janela temporal de coincidências que deverá ser superior ao tempo de propagação de um fotão no interior do objeto e à resolução temporal de um par de canais temporais do tomógrafo [3, 25].

Assim, considera-se que dois fotões são detetados em coincidência no tempo se os sinais gerados aquando a sua deteção chegarem à entrada da unidade de coincidências com um intervalo de tempo inferior a um certo valor, conhecido por "resolução em tempo" (*resolving time,* na literatura em inglês), a que habitualmente, em PET, se chama janela temporal de coincidências [14, 20, 44-46].

Para não se perderem eventos de coincidência há interesse em que a janela temporal de coincidências seja o mais larga possível. Contudo, como a taxa de "coincidências aleatórias"

(*Random Coincidences*, na literatura em inglês)<sup>11</sup> é diretamente proporcional à largura da janela temporal de coincidências, é igualmente importante que esta seja o mais estreita possível [3, 47, 48]. O valor da janela a usar dependerá de um balanço destes fatores.

No intervalo de tempo correspondente a uma janela temporal de coincidências pode acontecer que sejam registados pelo conjunto de elementos de deteção envolvidos: apenas um fotão, evento que se designa por "fotão simples" (*single*, na literatura em inglês)<sup>12</sup>; dois fotões, evento que é designado por "coincidência" (*prompt*, na literatura em inglês); mais do que dois fotões, evento que se designa por "coincidência múltipla".

O fotão simples não é tido em conta para a localização do radioisótopo, dado não ser detetada nenhuma coincidência, mas pode, contudo, ser responsável pela ocorrência de coincidências aleatórias e múltiplas e pelo aumento do tempo morto do tomógrafo<sup>13</sup> [3, 5].

É também usual rejeitarem-se as coincidências múltiplas já que a localização do radionuclídeo não pode ser atribuída a uma única LOR, ainda que, no caso das coincidências triplas, haja uma pequena probabilidade destas se deverem a uma única aniquilação eletrão-positrão<sup>14</sup> [3, 5, 48, 50, 51].

Só a deteção de dois fotões identifica a LOR que contém o ponto onde ocorreu a aniquilação e, por isso, é a única tida em conta para a formação da imagem. Contudo, o número total de eventos de coincidência registados num tomógrafo (*prompts*) inclui, não só as "coincidências verdadeiras", que são aquelas em que os dois fotões são originários da mesma

<sup>&</sup>lt;sup>11</sup> Devido à largura finita da janela temporal de coincidências, é possível, por exemplo, que dois fotões resultantes de duas aniquilações diferentes que ocorreram em tempos próximos sejam registados como sendo originários de uma única aniquilação, enquanto os outros dois fotões dos pares se perdem. Estes eventos, designados por "*coincidências aleatórias*", não estão espacialmente relacionados com a distribuição de radionuclídeo, pelo que a informação por eles dada não tem qualquer validade, contribuindo estes apenas para a adição de ruído à imagem final e, assim, para a diminuição do contraste. A taxa de ocorrência de coincidências aleatórias é tanto maior quanto maior for a taxa de contagem e a largura da janela de temporal de coincidências utilizada [2, 3, 9, 20].

<sup>&</sup>lt;sup>12</sup> O outro fotão do par pode seguir uma trajetória que não interseta um detetor, ou pode intersetar o detetor mas não depositar nele energia suficiente para ser registado ou então ser é absorvido no meio [3, 5].

<sup>&</sup>lt;sup>13</sup> Os fotões simples são também processados pela eletrónica do sistema para se verificar se fazem ou não parte de um par de fotões provenientes da mesma aniquilação eletrão-positrão [3, 5].

<sup>&</sup>lt;sup>14</sup> No caso da deteção de três fotões, apesar da coincidência ser múltipla, pode dar-se o caso dos três fotões resultarem da mesma aniquilação eletrão-positrão. Apesar da informação espacial fornecida nesta situação poder ser útil, como a probabilidade de ocorrência da emissão de três fotões numa aniquilação positrão-eletrão é muito pequena (cerca de 0,5% na água), estas coincidências são também normalmente rejeitadas [4].

À semelhança do que sucede com as coincidências aleatórias, a taxa de ocorrência de coincidências múltiplas é tanto maior quanto maior for a taxa de contagem, tornando-se significativa para taxas de contagem elevadas [3, 48-50].

aniquilação positrão-eletrão, mas também as coincidências aleatórias e as "coincidências dispersas" por efeito Compton<sup>15</sup> [2, 3].

Como já se referiu, num tomógrafo PET cada elemento de deteção tem associado um sistema eletrónico de leitura que converte o impulso elétrico gerado no detetor, quando nele incide um fotão, num sinal de tempo que contém informação acerca do instante de chegada do fotão ao detetor. Os sinais provenientes dos diversos canais temporais do tomógrafo são canalizados para a unidade de coincidências onde são comparados. A unidade de coincidências, para cada canal do tomógrafo, compara os sinais de tempo provenientes de elementos de deteção que se encontram em coincidência com o primeiro. Os dois métodos mais comuns para comparação dos sinais de tempo (designados por *coincidence sorters*, na literatura em inglês) nos tomógrafos PET são (i) a abertura de uma única janela temporal de coincidências, ou SW (acrónimo do inglês *Single Window*), e (ii) a abertura de múltiplas janelas temporais de coincidências, ou MW (acrónimo do inglês *Multiple Window*) [48, 49, 53], como ilustrado na Figura 1.5. A tarefa de um *coincidence sorter* é extrair e identificar tão fidedignamente quanto possível o tipo de eventos.

Na comparação temporal dos sinais de tempo baseada na abertura de uma única janela temporal de coincidências, SW (Figura 1.5.I), usa-se uma janela temporal de coincidências de largura τ. Quando um evento (fotão simples) aparece assinalado num sinal de tempo proveniente de um canal temporal, este abre uma janela temporal de coincidências e procura, durante o tempo que dura a janela temporal de coincidências, um segundo evento nos sinais de tempo provenientes dos canais temporais que estão em coincidência com o primeiro. Quando nenhum evento é encontrado (caso Ib da Figura 1.5.I) é registado um fotão simples; se é encontrado apenas um evento (caso Ia na Figura 1.5.I), é registada uma coincidência; quando mais do que dois eventos são encontrados (caso Ic da Figura 1.5.I) é registada uma coincidência múltipla [48]. A particularidade deste método de comparação consiste no facto de apenas poder estar aberta uma janela temporal de coincidências de cada vez, não podendo haver várias janelas abertas em simultâneo. Por isso, um evento apenas pode abrir a sua própria janela se a janela aberta pelo evento anterior estiver já fechada [48, 49, 53].

<sup>&</sup>lt;sup>15</sup> Os fotões resultantes da aniquilação podem sofrer uma ou múltiplas dispersões por efeito Compton no meio antes de serem detetados, resultando daí alterações das suas trajetórias e energias. Pode acontecer que estes fotões sejam detetados em coincidência mas a LOR atribuída à aniquilação não seja a correta, uma vez que as suas trajetórias não são as originais. A consequência imediata das coincidências dispersas por efeito Compton é o aumento do ruído e, assim, a diminuição do contraste da imagem. A fração de coincidências dispersas não é função da taxa de contagem, sendo constante para um objeto e para uma dada distribuição de radionuclídeo [3, 6, 52].



Figura 1.5 – Representação esquemática dos métodos de (I) abertura de uma única janela temporal de coincidências, SW, e de (II) abertura de múltiplas janelas temporais de coincidências, MW, para comparação dos sinais de tempo num tomógrafo PET. Os eventos nos sinais de tempo estão assinalados por setas verticais sobre um eixo de tempo comum pela ordem temporal em que são detetados. Os parênteses horizontais abaixo do eixo do tempo são a janela temporal de coincidências (adaptada a partir de [48]).

Na comparação dos sinais de tempo baseada na abertura de múltiplas janelas temporais de coincidências, MW (Figura 1.5.II), todos os eventos abrem a sua própria janela temporal de coincidências  $\tau$ , sem esperarem que as janelas dos eventos precedentes se fechem, pelo que, neste caso, é possível que várias janelas estejam abertas em simultâneo [48, 49, 53]. Neste caso, quando um evento abre uma janela e um segundo evento cai dentro desta janela (caso IIa da Figura 1.5.II) é registada uma coincidência verdadeira. Se apenas uma janela estiver aberta e mais nenhum evento cair dentro desta janela (caso IIb da Figura 1.5.II) é registado um fotão simples. No caso de dois eventos caírem dentro da janela do primeiro evento (casos IIc da Figura 1.5.II) a coincidência é tripla. Uma outra situação de coincidência tripla pode ocorrer quando um segundo evento cai dentro da janela do primeiro evento e cai um terceiro evento dentro da janela aberta pelo segundo evento (IIc' da Figura 1.5.II). Com esta chave de leitura torna-se simples analisar os diferentes casos. Por exemplo, no caso IId da Figura 1.5.II tem-se uma coincidência quadrupla [48].

Note-se que estes algoritmos de deteção de coincidências processam apenas os selos temporais dos diferentes eventos, sendo que outro tipo de informação poderá também ser utilizada, e.g. a energia depositada ou o *FOV* do tomógrafo [48].

### 1.5. Sistemas de deteção de coincidências

Desde o desenvolvimento dos primeiros circuitos de coincidências nas décadas de 20 e 30 do século passado [54] que muitos e variados sistemas de deteção de coincidências têm vindo a ser implementados. Começaram por ser sistemas analógicos, implementados com díodos, transístores ou ambos [55, 56]. Atendendo ao seu modo de funcionamento, estes sistemas analógicos podem conceptualmente ser descritos como sistemas AND ou aditivos [44, 57]. Baseiam-se na sobreposição no tempo dos sinais analógicos provenientes dos diferentes canais (eventualmente convertidos para um padrão lógico conveniente para a sua utilização em portas AND).

O grande desenvolvimento a que se tem assistido no domínio da eletrónica levou à implementação de TDCs (*Time-to-Digital Converters*) facilmente utilizáveis, quer na forma de ASICs ([58-60], quer em implementações em FPGA [61-69], com as mais diversas resoluções, que vão da dezena [58, 63] até algumas centenas de picosegundo ou mais [64, 68, 69]. Os TDCs permitiram uma nova abordagem, conceptualmente mais simples, e de superior resolução temporal. De facto, os TDCs permitem a marcação de eventos através de selos temporais (designados por *time stamps* na literatura em inglês) de elevada resolução. Associando a cada canal temporal um TDC é possível conhecer os instantes em que houve eventos em cada canal, e construir janelas temporais com base na comparação de selos temporais dos diferentes canais.

Esta marcação temporal dos eventos com TDCs permite, caso o sistema de aquisição de dados tenha capacidade para armazenar a informação de todos os eventos que ocorrem no interior do tomógrafo, realizar a deteção de coincidências por meios computacionais em diferido (*off-line* ou *list-mode*) [70, 71]. Esta abordagem poderá aumentar significativamente a complexidade e custo do sistema de aquisição de dados, mas terá eventualmente a vantagem, sobretudo na fase de desenvolvimento do tomógrafo, de possibilitar o conhecimento do que sucede no seu interior, o que poderá ser útil para verificação do funcionamento, podendo também contribuir para a escolha dos parâmetros ótimos do próprio sistema de coincidências, ainda que habitualmente a informação obtida por simulação Monte Carlo, sobretudo para tomógrafos de maior dimensão, tenha um papel importante neste domínio [72, 73].

Em geral, no entanto, será preferível dispor de um sistema de coincidências de tempo real (*on-line*), que diminua significativamente a quantidade de dados a armazenar para posterior utilização pelos algoritmos de reconstrução da imagem [74]. Isto permitirá não só diminuir diretamente as exigências impostas sobre o sistema de aquisição e armazenamento de dados mas também sobre o sistema computacional de processamento para obtenção da imagem, já

que este terá à partida uma menor quantidade de dados sem interesse para processar, o que se traduzirá numa redução do tempo para obtenção da imagem.

A dificuldade da solução de tempo real prende-se com a necessidade de desenvolver um sistema de disparo de coincidências de baixa latência, com janelas temporais da ordem do nanosegundo, ou, eventualmente, sub-nanosegundo. Estas dificuldades serão substancialmente acrescidas com utilização de um TDC num módulo independente daquele que contém o *hardware* de processamento dos eventos para determinação das coincidências temporais, obrigando eventualmente à elaboração de uma arquitetura de vários níveis para geração dos sinais de disparo e à utilização de FIFOs para armazenamento e sincronização entre níveis [75].

A disponibilidade de ADCs com taxas de conversão da centena de MHz e superiores permitiu uma abordagem alternativa para a marcação dos eventos, na qual se prescinde do TDC. Em vez de se utilizar um TDC para marcar os eventos com selos temporais, estes são inferidos, usando técnicas de processamento digital do sinal [70, 76], diretamente dos dados digitalizados por ADCs em aquisição contínua (*free-running ADCs*) e, novamente, usados em sistemas de coincidências em diferido [77-81] ou em tempo real [74, 82-88].

Uma primeira avaliação comparativa destas duas abordagens, para além de uma maior ou menor complexidade da sua implementação, tem a ver com as limitações inerentes no que concerne à janela de coincidências que é efetivamente possível obter, e também com a menor ou maior latência e/ou tempo morto que as diferentes implementações possam apresentar.

Ainda que não se trate de uma regra absoluta, é de esperar que sistemas de coincidências baseados em TDC alcancem resoluções temporais superiores e janelas de coincidências mais estreitas do que as baseadas em ADCs em aquisição contínua, pois estas dependerão em última análise das especificações do TDC utilizado. Um bom exemplo é dado por [75], onde se utiliza um TDC em tempo real com uma resolução de 68.3 ps e tempo morto de 16 ns, e onde a janela temporal de coincidências pode ser programada arbitrariamente em incrementos de 68.3 ps até ao limite máximo de 16 ns, suportando de 2 a 12 canais e uma taxa global de 72 Meventos/s no tomógrafo. Já [71] utiliza um TDC com resolução temporal de 1 ns FWHM e opera em *list-mode*. As implementações que utilizam ADCs em aquisição contínua tendem a apresentar resoluções temporais inferiores, por vezes com janelas temporais da ordem das dezenas de ns [78], ainda que se encontrem implementações com janelas significativamente mais reduzidas. Em [88] encontra-se um destes exemplos, que se pode resumir nas seguintes características: capacidade de processamento de 9.5 Meventos/s total no tomógrafo; janela de coincidências de 6.0 ns FWHM; resolução temporal de 4.2 ns FWHM.

Em termos genéricos, os sistemas em diferido (*off-line*) requerem que se guarde em memória todos os eventos individuais para posterior processamento o que, por razões óbvias, não é praticável em câmaras de grande dimensão e é dificultado pelo uso de atividades elevadas [89]. Estes problemas são minimizados pelos sistemas em tempo real, mas o uso do TDC como uma unidade à parte ou a latência dos sistemas baseados em ADCs leva a um acréscimo de complexidade e à necessidade de sincronizar os dados provenientes de diferentes caminhos [75].

De facto, um aspeto importante de todos os sistemas de coincidência é a calibração temporal dos diferentes canais temporais, pois desvios (*offsets*) no tempo podem facilmente ocorrer devido a diferentes comprimentos de ligações e a peculiaridades de detetores e eletrónica associada [90-92]. Nesta situação, o método padrão de calibração é a utilização de linhas físicas de atraso, atrasando-se os sinais que chegam primeiro, para que estes fiquem todos coincidentes no tempo com o sinal que chega mais atrasado. Isto é crucial para sistemas de coincidências analógicos pois estes em geral não são programáveis nem reconfiguráveis. Os sistemas digitais ajudam eventualmente a resolver este problema da calibração temporal pois é possível desenhar linhas de atraso digitais programáveis, que poderão ser facilmente adaptadas caso se alterem as condições do sistema experimental. Outras abordagens para calibração temporal baseados na calibração global do relógio do sistema de aquisição de dados [93] ou na utilização de um relógio de referência [75, 94], ou ainda na implementação de algoritmos de processamento em diferido que incluem a correção de desvios temporais [70].

### 1.6. Bibliografia

- S. L. Kitson, V. Cuccurullo, A. Ciarmiello, D. Salvo, and L. Mansi, "Clinical Applications of Positron Emission Tomography (PET) Imaging in Medicine: Oncology, Brain Diseases and Cardiology," *Current Radiopharmaceuticals*, vol. 2, p. 224, 2009.
- [2] G. B. Saha, *Basics of PET Imaging: Physics, Chemistry, and Regulations*: Springer Verlag, 2005.
- [3] D. L. Bailey, D. W. Townsend, P. E. Valk, and M. N. Maisey, *Positron Emission Tomography*: Springer-Verlag, 2005.
- [4] K. Kacperski and N. M. Spyrou, "Performance of Three-Photon PET Imaging: Monte Carlo Simulations," *Physics in Medicine and Biology*, vol. 50, pp. 5679-5695, 2005.
- [5] S. R. Cherry and M. Dahlbom, *PET: Physics, Instrumentation, and Scanners*: Michael E. Phelps New-York: Springer-Verlag, 2006.
- [6] M. M. Khalil, *Basic Sciences of Nuclear Medicine*: Springer Verlag, 2011.
- [7] J. L. Humm, A. Rosenfeld, and A. Del Guerra, "From PET Detectors to PET Scanners," *European Journal of Nuclear Medicine and Molecular Imaging*, vol. 30, pp. 1574-1597, Nov 2003.

- [8] W. W. Moses and S. E. Derenzo, "Scintillators for Positron Emission Tomography," *SCINT '95, Delft (Netherlands),* 1995.
- [9] D. L. Bailey, F. Zito, M. C. Gilardi, A. R. Savi, F. Fazio, and T. Jones, "Performance Comparison of a State-of-the-Art Neuri-SPET Scanner and a Dedicated Neuro-PET Scanner," *European Journal of Nuclear Medicine*, vol. 21, pp. 381-387, 1994.
- [10] A. Rahmim and H. Zaidi, "PET versus SPECT: Strengths, Limitations and Challenges," *Nuclear Medicine Communications*, vol. 29, pp. 193-207, Mar 2008.
- [11] T. Jones, "The Role of Positron Emission Tomography Within the Spectrum of Medical Imaging," *European Journal of Nuclear Medicine*, vol. 23, pp. 207-211, Feb 1996.
- [12] S. R. Cherry and S. S. Gambhir, "Use of Positron Emission Tomography in Animal Research," *ILAR journal / National Research Council, Institute of Laboratory Animal Resources,* vol. 42, pp. 219-32, 2001.
- [13] T. G. Turkington, "Introduction to PET instrumentation," *Journal of nuclear medicine technology*, vol. 29, pp. 4-11, 2001.
- [14] K. Iniewski, *Electronics for Radiation Detection (Devices, Circuits, and Systems)*: CRC Press, 2011.
- [15] W. R. Leo, *Techniques for Nuclear and Particle Physics Experiments: A How-To Approach*, 2 ed.: Springer-Verlag, 1994.
- [16] H. Peng and C. S. Levin, "Recent development in PET instrumentation," *Current Pharmaceutical Biotechnology*, vol. 11(6), pp. 555-5571, 2010.
- [17] Caen, Digital Pulse Processing in Nuclear Physics, 3 ed., 2011.
- [18] F. H. Fahey, "Data Acquisition in PET Imaging," *Journal of Nuclear Medicine Technology*, vol. 30, pp. 39-49, 2002 2002.
- [19] G. Tarantola, F. Zito, and P. Gerundini, "PET Instrumentation and Reconstruction Algorithms in Whole-Body Applications," *Journal of Nuclear Medicine*, vol. 44, pp. 756-769, 2003.
- [20] G. F. Knoll, *Radiation Detection and Measurement*, 3 ed.: John Wiley & Sons, 1999.
- [21] M. Defrise and P. Kinahan, "Data acquisition and image reconstruction for 3D PET, in "The Theory and Practice of 3D PET"," *Developments in Nuclear Medicine pp 11-53* vol. 32, 1998.
- [22] W. W. Moses, "Recent Advances and Future Advances in Time-of-Flight PET," in Nuclear Physics Methods and Accelerators in Biology and Medice - AIP Conference Proceedings, Comenius Univ, Fac Math, Phys & Informat, Bratislava, SLOVAKIA 2009, pp. 109-125.
- [23] M. Conti, "Improving Time Resolution in Time-Of-Flight PET," *Nuclear Instruments & Methods in Physics Research Section A*, pp. 194-198, 2011.
- [24] Siemens, "Improving PET Wwith HD•PET + Time of Flight," 2008.
- [25] A. Blanco, "A Small Animal PET Prototype with Sub-Millimetre Spacial Resolution Based on tRPCs, Ph.D. thesis," 2011.
- [26] T. F. Budinger, "Time-of-Flight Positron Emission Tomography: Status Relative to Conventional PET," *The Journal of Nuclear Medicine*, vol. 24, pp. 73-78, 1983.
- [27] L. K. Khorashad, A. Moshaii, and S. Hosseini, "Fast and Total Charges in a Resistive Plate Chamber: A Numerical Approach," *Epl*, vol. 96, 2011.
- [28] P. Fonte, "Applications and New Developments in Resistive Plate Chambers," *IEEE Transactions on Nuclear Science*, vol. 49, pp. 881-887, Jun 2002.
- [29] H. Raether, *Electron Avalanches and Breakdown in Gases*: London Butterworths, 1964.
- [30] P. Crespo, A. Blanco, M. Couceiro, N. C. Ferreira, L. Lopes, P. Martins, *et al.*, "Resistive Plate Chambers in Positron Emission Tomography," *The European Physical Journal Plus*, vol. 128: 73, 2013.

- [31] R. Cardarelli, V. Makeev, and R. Santonico, "Avalanche and Streamer Mode Operation of Resistive Plate Chambers," *Nuclear Instruments and Methods in Physics Research A*, vol. 382, pp. 470-474, 1996.
- [32] P. Fonte, A. Smirnitski, and M. C. S. Williams, "A New High-Resolution TOF Technology," *Nuclear Instruments and Methods in Physics Research A*, vol. 443, pp. 201-204, 2000.
- [33] R. Santonico and R. Cardarelli, "Development of Resistive Plate Counters," *Nuclear Instruments and Methods A*, vol. 187, pp. 377-380, 1981.
- [34] A. Blanco, V. Chepel, R. Ferreira-Marques, P. Fonte, M. I. Lopes, V. Peskov, et al., "Perspectives for Positron Emission Tomography with RPCs," Nuclear Instruments & Methods in Physics Research Section a-Accelerators Spectrometers Detectors and Associated Equipment, vol. 508, pp. 88-93, 2003.
- [35] NEMA, NEMA Standards Publication NU 2 Performance Measurements of Positron Emission Tomographs: NEMA (National Electrical Manufacturers Association) 2001.
- [36] A. Blanco, N. Carolino, C. Correia, R. Ferreira Marques, P. Fonte, D. González-Díaz, *et al.*, "An RPC-PET Prototype with High Spatial Resolution," *Nuclear Instruments & Methods in Physics Research Section A*, vol. 533, pp. 139-143, 2004.
- [37] P. Fonte and V. Peskov, "High-resolution TOF with RPCs," *Nuclear Instruments and Methods in Physics Research A*, vol. 477, pp. 17-22, 2002.
- [38] L. Eriksson, D. W. Townsend, M. Conti, C. L. Melcher, M. Eriksson, B. W. Jakoby, et al., "Potentials for Large Axial Field of View Positron Camera Systems," in 2008 IEEE Nuclear Science Symposium and Medical Imaging Conference, ed New York: IEEE, 2009, pp. 907-911.
- [39] W. W. Moses, S. E. Derenzo, and T. F. Budinger, "PET Detector Modules Based on Novel Detector Technologies," *Nuclear Instruments & Methods in Physics Research Section a-Accelerators Spectrometers Detectors and Associated Equipment*, vol. 353, pp. 189-194, 1994.
- [40] V. Westerwoudt, M. Conti, and L. Eriksson, "Advantages of Improved Time Resolution for TOF PET at Very Low Statistics," *IEEE Transactions on Nuclear Science*, vol. 61, 2014.
- [41] P. J. Ribeiro da Fonte, L. A. VIeira Lopes, A. Blanco Castro, and J. M. Tavares Couceiro de Sousa, "Device for Positron Emission Tomography with Time of Flight and Whole Body Scanning in a Single Bed (International Patent Classification - G01T 1/29 (2006.01))," 2012.
- [42] M. Couceiro, A. Blanco, N. C. Ferreira, R. F. Marques, P. Fonte, and L. Lopes, "RPC-PET: Status and Perspectives," *Nuclear Instruments & Methods in Physics Research Section a-Accelerators Spectrometers Detectors and Associated Equipment*, vol. 580, pp. 915-918, 2007.
- [43] A. Blanco, N. Carolino, C. Correia, L. Fazendeiro, N. C. Ferreira, M. F. F. Marques, et al., "RPC-PET: A New Very High Resolution PET Technology," *IEEE Transactions* on Nuclear Science, vol. 53, pp. 2489-2494, 2006.
- [44] N. Tsoulfanidis, *Measurement and Detection of Radiation*: Taylor & Francis, 1995.
- [45] C. I. Inc., *Timing and Coincidence Counting Systems*: Camberra Industries Inc., 2010.
- [46] K. Ealgoo, J. H. Key, Y. Y. Jung, P. D. Olcott, and C. S. Levin, "Trends of Data Path Topologies for Data Acquisition Systems in Positron Emission Tomography," *IEEE Transactions on Nuclear Science*, vol. 60, pp. 3746-3757, 2013.
- [47] R. D. Badawi, M. P. Miller, D. L. Bailey, and P. K. Marsden, "Randoms Variance Reduction in 3D PET," *Physics in Medicine and Biology*, vol. 44, pp. 941-954, 1999.

- [48] J. F. Oliver, I. Torres-Espallardo, R. Fontaine, S. I. Ziegler, and M. Rafecas, "Comparison of Coincidence Identification Techniques for High Resolution PET " *Nuclear Science Symposium Conference Record, 2008 IEEE*, pp. 4732 - 4735, 2008.
- [49] D. Guez, F. Bataille, C. Comtat, P. F. Honore, S. Jan, and S. Kerhoas, "Counting Rates Modeling for PET Scanners with GATE," *IEEE Transactions on Nuclear Science*, vol. 55, pp. 516-523, 2008.
- [50] E. Yoshida and T. Yamaya, "Coincidence Determination Method and Apparatus of PET Device (US Patent 20130009064)," 2013.
- [51] G. Chinn, C. S. Levin, and Ieee, "A Method to Reject Random Coincidences and Extract True from Multiple Coincidences in PET using 3-D Detectors," in 2008 IEEE Nuclear Science Symposium and Medical Imaging Conference, ed New York: IEEE, 2009, pp. 4515-4520.
- [52] H. Zaidi, *Quantitative Analysis in Nuclear Medicine Imaging*: Springer Verlag, 2006.
- [53] O. Collaboration, "GATE Users Guide Geant4 Application for Tomographic Emission: a simulation toolkit for PET and SPECT," vol. Version 5.0.0 released June 10th 2009, online <u>http://www.opengatecollaboration.org</u>, ed.
- [54] L. Bonolis, "Walther Bothe and Bruno Rossi: The Birth and Development of Coincidence Methods in Cosmic-Ray Physics," *American Journal of Physics*, vol. 79, pp. 1133-1150, Nov 2011.
- [55] A. C. Melissinos, *Experiments in Modern Physics*: Academic Press Inc. (London), 1966.
- [56] B. Collinge, A. W. Merrison, and D. Eccleshall, "A Fast Multiple Coincidence Circuit," *Journal of Scientific Instruments*, vol. 33, pp. 72-74, 1956.
- [57] E. Kowalski, *Nuclear Electronics*: Springer-Verlag, 1970.
- [58] J. P. Jansson, A. Mantyniemi, and J. Kostamovaara, "A CMOS Time-to-Digital Converter with Better Than 10 ps Single-shot Precision," *IEEE Journal of Solid-State Circuits*, vol. 41, pp. 1286-1296, 2006.
- [59] K. Hari Prasad, M. Sukhwani, P. Saxena, V. B. Chandratre, and C. K. Pithawa, "A Four Channel Time-to-Digital Converter ASIC With In-Built Calibration and SPI Interface," *Nuclear Instruments and Methods in Physics Research Section A*, vol. 737, pp. 117-121, 2014.
- [60] M. Mota, J. Christiansen, S. Debieux, V. Ryjov, P. Moreira, and A. Marchioro, "A Flexible Multi-Channel High-Resolution Time-to-Digital Converter ASIC," in *IEEE Nuclear Science Symposium Conference Record*, 2000, pp. 155-159.
- [61] L. Arpin, M. Bergeron, M. A. Tetrault, R. Lecomte, and R. Fontaine, "A Sub-Nanosecond Time Interval Detection System Using FPGA Embedded I/O Resources," *IEEE Transactions on Nuclear Science*, vol. 57, pp. 519-524, 2010.
- [62] A. Aguilar, R. García-Olcina, P. A. Martínez, J. Martos, J. Soret, J. Torres, et al., "Time of Flight Measurements Based on FPGA and SiPMs for PET–MR," *Nuclear Instruments and Methods in Physics Research Section A*, vol. 734, Part B, pp. 127-131, 2014.
- [63] E. Bayer and M. Traxler, "A High-Resolution (< 10 ps RMS) 48-Channel Time-to-Digital Converter (TDC) Implemented in a Field Programmable Gate Array (FPGA)," *IEEE Transactions on Nuclear Science*, vol. 58, pp. 1547-1552, 2011.
- [64] S. V. Gary, "The Modern FPGA as Discriminator, TDC and ADC," *Journal of Instrumentation (JINST)*, vol. 1, p. P07001, 2006.
- [65] J. Song, Q. An, and S. Liu, "A High-Resolution Time-to-Digital Converter Implemented in Field-Programmable-Gate-Arrays," *IEEE Transactions on Nuclear Science*, vol. 53, pp. 236-241, 2006.

- [66] M. D. Fries and J. J. Williams, "High-Precision TDC in an FPGA Using a 192 MHz Quadrature Clock," in *IEEE Nuclear Science Symposium Conference Record*, 2002, pp. 580-584.
- [67] S. S. Junnarkar, P. O'Connor, P. Vaska, and R. Fontaine, "FPGA-based Self-calibrating Time-To-Digital Converter for Time-of-Flight Experiments," *IEEE Transactions on Nuclear Science*, vol. 56, pp. 2374-2379, 2009.
- [68] L. Iafolla, A. Balla, M. Beretta, P. Ciambrone, M. Gatta, F. Gonnella, et al., "FPGA-Based Time To Digital Converter and Data Acquisition System for High Energy Tagger of KLOE-2 Experiment," *Nuclear Instruments and Methods in Physics Research Section A*, vol. 718, pp. 213-214, 2013.
- [69] A. Balla, M. B. Matteo, P. Ciambrone, M. Gatta, F. Gonnella, L. Iafolla, et al., "The Characterization and Application of a Low Resource FPGA-Based Time to Digital Converter," *Nuclear Instruments and Methods in Physics Research Section A*, vol. 739, pp. 75-82, 2014.
- [70] S. J. Park, S. Southekal, M. Purschke, S. S. Junnarkar, J. F. Pratte, S. P. Stoll, et al., "Digital Coincidence Processing for the RatCAP Conscious Rat Brain PET Scanner," *Nuclear Science, IEEE Transactions on*, vol. 55, pp. 510-515, 2008.
- [71] D. P. McElroy, M. Hoose, W. Pimpl, V. Spanoudaki, T. Schuler, and S. I. Ziegler, "A True Singles List-Mode Data Acquisition System for a Small Animal PET Scanner with Independent Crystal Readout," *Physics in Medicine and Biology*, vol. 50, pp. 3323-335, 2005.
- [72] M. Couceiro, P. Crespo, R. F. Marques, and P. Fonte, "Scatter Fraction, Count Rates, and Noise Equivalent Count Rate of an RPC TOF- PET System: Simulation Study Following the NEMA NU2-2001 Standards," in *IEEE Nuclear Science Symposium / Medical Imaging Conference Record (NSS/MIC) / 19th Room-Temperature Semiconductor X-ray and Gamma-ray Detector Workshop* 2012, pp. 2651-2660.
- [73] N. Brekke, D. Rohrich, K. Ullaland, and R. Gruner, "Trigger Performance Simulation of a High Speed ADC-Based TOF-PET Read-out System," *IEEE Transactions on Nuclear Science*, vol. 59, pp. 1910-1914, 2012.
- [74] M. A. Tetrault, J. F. Oliver, M. Bergeron, R. Lecomte, and R. Fontaine, "Real Time Coincidence Detection Engine for High Count Rate Timestamp Based PET," *Nuclear Science, IEEE Transactions on*, vol. 57, pp. 117-124, 2010.
- [75] C. Wang, H. Li, R. A. Ramirez, Y. Zhang, H. Baghaei, S. Liu, et al., "A Real Time Coincidence System for High Count-Rate TOF or Non-TOF PET Cameras Using Hybrid Method Combining AND-Logic and Time-Mark Technology," IEEE Transactions on Nuclear Science, vol. 57, pp. 708-714, 2010.
- [76] B. Joly, G. Montarou, J. Lecoq, G. Bohner, M. Crouau, M. Brossard, et al., "An Optimal Filter Based Algorithm for PET Detectors With Digital Sampling Front-End," *IEEE Transactions on Nuclear Science*, vol. 57, pp. 63-70, 2010.
- [77] W. Hu, Y. Choi, K. J. Hong, J. Kang, J. H. Jung, Y. S. Huh, et al., "Free-running ADC and FPGA-based Signal Processing Method for Brain PET using GAPD Arrays," *Nuclear Instruments and Methods in Physics Research Section A*, vol. 664, pp. 370-375, 2012.
- [78] B. Goldschmidt, C. W. Lerche, T. Solf, A. Salomon, F. Kiessling, and V. Schulz, "Towards Software-Based Real-Time Singles and Coincidence Processing of Digital PET Detector Raw Data," *IEEE Transactions on Nuclear Science*, vol. 60, pp. 1550-1559, 2013.
- [79] P. D. Reynolds, P. D. Olcott, G. Pratx, F. W. Y. Lau, and C. S. Levin, "Convex Optimization of Coincidence Time Resolution for a High-Resolution PET System," *Ieee Transactions on Medical Imaging*, vol. 30, pp. 391-400, 2011.

- [80] T. W. Leadbeater and D. J. Parker, "A High Speed PC-Based Data Acquisition and Control System for Positron Imaging," *Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment,* vol. 604, pp. 355-358, 2009.
- [81] J. Imrek, D. Novak, G. Hegyesi, G. Kalinka, J. Molnar, J. Vegh, *et al.*, "Development of an FPGA-Based Data Acquisition Module for Small Animal PET," *IEEE Transactions on Nuclear Science*, vol. 53, pp. 2698-2703, 2006.
- [82] R. Fontaine, F. Lemieux, N. Viscogliosi, M. A. Tetrault, M. Bergeron, J. Riendeau, et al., "Timing Improvement by Low-Pass Filtering and Linear Interpolation for the LabPET Scanner," *Nuclear Science, IEEE Transactions on*, vol. 55, pp. 34-39, 2008.
- [83] M. Streun, G. Brandenburg, H. Larue, C. Parl, and K. Ziemons, "The Data Acquisition System of ClearPET Neuro - A Small Animal PET Scanner," *IEEE Transactions on Nuclear Science*, vol. 53, pp. 700-703, 2006.
- [84] A. Mann, B. Grube, I. Konorov, S. Paul, L. Schmitt, D. P. McElroy, et al., "A Sampling ADC Data Acquisition System for Positron Emission Tomography," *Nuclear Science*, *IEEE Transactions on*, vol. 53, pp. 297-303, 2006.
- [85] M. A. Tetrault, M. D. Lepage, N. Viscogliosi, F. Belanger, J. Cadorette, C. M. Pepin, et al., "Real Time Coincidence Detection System for Digital High Resolution APD-Based Animal PET Scanner," in Nuclear Science Symposium Conference Record, 2005 IEEE, 2005, pp. 2849-2853.
- [86] J. D. Martínez, J. Toledo, R. Esteve, A. Sebastiá, F. J. Mora, J. M. Benlloch, et al., "Design of a Coincidence Processing Board for a Dual-Head PET Scanner for Breast Imaging," Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment, vol. 546, pp. 28-32, 2005.
- [87] M. Streun, G. Brandenburg, H. Larue, E. Zimmermann, K. Ziemons, and H. Halling, "A PET System with Free Running ADCs," *Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment*, vol. 486, pp. 18-21, 2002.
- [88] M. Streun, G. Brandenburg, H. Larue, C. Parl, and K. Ziemons, "The data acquisition system of ClearPET neuro - a small animal PET scanner," *Nuclear Science, IEEE Transactions on*, vol. 53, pp. 700-703, 2006.
- [89] W. F. Jones, J. E. Breeding, J. Everman, J. H. Reed, W. Luk, A. Moor, et al., "Tracking Coincidence Events in PET even When Count Rates are Extremely High: The Lost-Event Tally Packet Concept," *IEEE Transactions on Nuclear Science*, vol. 59, pp. 1915-1919, 2012.
- [90] H. M. Dent, W. F. Jones, and M. E. Casey, "A Real Time Digital Coincidence Processor for Positron Emission Tomography," *IEEE Transactions on Nuclear Science*, vol. 33, pp. 556-559, 1986.
- [91] N. Tsoulfanidis, *Measurement and Detection of Radiation*, 2nd ed.: Taylor & Francis, 1995.
- [92] R. Fontaine, M. A. Tetrault, F. Belanger, N. Viscogliosi, R. Himmich, J. B. Michaud, et al., "Real Time Digital Signal Processing Implementation for an APD-based PET Scanner with Phoswich Detectors," *IEEE Transactions on Nuclear Science*, vol. 53, pp. 784-788, 2006.
- [93] R. J. Aliaga, J. M. Monzo, M. Spaggiari, N. Ferrando, R. Gadea, and R. J. Colom, "PET System Synchronization and Timing Resolution Using High-Speed Data Links," *Ieee Transactions on Nuclear Science*, vol. 58, pp. 1596-1605, Aug 2011.

[94] L. Bardelli, G. Poggi, M. Bini, and G. Pasquali, "An Efficient Method for Timing Synchronization Between Many Digital Sampling Channels," *Nuclear Instruments and Methods in Physics Research Section A*, vol. 572, pp. 882-892, 2007.

# 2. Deteção de coincidências - princípios de operação

#### 2.1. Introdução

No que se segue, iremos fazer uma primeira abordagem aos principais conceitos envolvidos na deteção de coincidências tendo em vista a sua implementação em *hardware* utilizando dispositivos lógicos programáveis. Assim, começaremos por discutir o problema conceptual da marcação do instante em que se dá um evento e como, a partir deste conhecimento, se pode inferir se há ou não eventos em coincidência, ou seja, eventos que tenham ocorrido dentro de uma janela temporal de coincidências pré-estabelecida. Estimaremos ainda o erro cometido neste processo e o problema da calibração temporal do *Módulo de Deteção de Coincidências*.

Consideraremos ainda alguns aspetos práticos relacionados com o facto de existirem, no tomógrafo RPC-PET, vários canais temporais, o que poderá tornar desejável ter alguma flexibilidade nos pares de canais temporais entre os quais se pretende testar coincidências, sendo naturalmente levados à noção de campo de visão (*FOV*).

Por fim, discutiremos o problema da ocorrência de coincidências múltiplas e das diferentes alternativas possíveis nestes casos.

### 2.2. Amostragem, eventos e selos temporais

O sinal produzido pela eletrónica de leitura associada a cada RPC é um sinal digital retangular, contínuo no tempo [1, 2]. Assim sendo, à entrada do *Módulo de Deteção de Coincidências*, recebe-se de cada canal temporal do tomógrafo PET um sinal já adequado para ser lido nos pinos da FPGA.

Vamos admitir que o instante da chegada dos portadores de carga ao elétrodo de uma RPC, quando esta deteta um evento, é assinalada no respetivo sinal de tempo por uma transição de um valor lógico 0 para um valor lógico 1. Na perspetiva do *Módulo de Deteção de Coincidências* aqui desenvolvido, a palavra "evento" será usada para designar qualquer transição ascendente que ocorra num sinal de tempo proveniente do tomógrafo. No que segue,

passaremos a representar o instante da ocorrência de um evento pela letra t em minúsculo, ou seja, por *t*.

No trabalho aqui desenvolvido, obtém-se uma estimativa do instante em que ocorreu um evento num sinal de tempo (i.e., o instante em que ocorreu um flanco ascendente no sinal), amostrando-se esse sinal recorrendo a um relógio rápido que, nesta dissertação, se designa por *Relógio de Amostragem*. Podemos entender este processo de amostragem como se se tratasse de uma discretização do eixo do tempo em unidades de tempo iguais ao período  $T_a$  do *Relógio de Amostragem*. Como se ilustra na Figura 2.1, depois de se amostrar um sinal digital contínuo no tempo, passa-se a ter uma série de bits (designada, na literatura em inglês, por *stream of bits*) distanciados entre si um intervalo de tempo  $T_a$ . Os canais temporais do tomógrafo RPC-PET são, por isso, aqui vistos como "fontes" de séries temporais de bits. Marcando-se, numa série de bits, o instante em que surge o primeiro bit ao valor lógico 1, logo após um bit ao valor lógico 0, obtém-se uma medida indireta do instante da ocorrência de um evento no sinal de tempo. Esta marcação tem ligação com o conceito de selo temporal digital (designado, na literatura em inglês, por *digital timestamp* ou *digital time mark*), ainda que, no nosso caso, não se trate de um método de medição de tempo absoluto, como mostraremos na Secção 2.3.



Figura 2.1 - Ilustração do resultado da amostragem de um sinal *i* proveniente de um canal temporal *I*, genérico, do tomógrafo PET usando um *Relógio de Amostragem* de período  $T_a$  e da marcação de um selo temporal na série de bits resultante da amostragem desse sinal. O selo temporal na série de bits originária no canal temporal *I* está representado por uma circunferência em torno do primeiro bit ao valor lógico 1 logo após um bit ao valor lógico 0.

A metodologia de medidas de tempo descrita, baseada a marcação de selos temporais nas séries de bits com origem nos vários canais temporais do tomógrafo RPC-PET, tem um erro associado, pois não se está a assinalar o instante da ocorrência de um evento na RPC, mas sim o instante em que o selo temporal surge marcado no sinal amostrado, como se ilustra na Figura da

2.1. Como tal, a resolução temporal<sup>1</sup> conseguida na determinação de um evento é igual ao período do *Relógio de Amostragem*. No que segue, passaremos a representar o instante em que um selo temporal foi marcado numa série de bits pela letra t em maiúsculo, ou seja, por *T*.

### 2.3. Selos temporais e deteção de coincidências

A metodologia para deteção de coincidências aqui proposta baseia-se na utilização do mesmo relógio na amostragem dos sinais provenientes dos vários canais temporais do tomógrafo RPC-PET e na comparação das séries de bits resultantes da amostragem para determinação do intervalo de tempo entre os selos temporais marcados nos diferentes sinais. Trata-se, por isso, de uma técnica de medida de tempo relativa. Tendo os selos temporais sido marcados nas séries de bits da forma descrita na Secção 2.2, o intervalo de tempo entre eles é um múltiplo inteiro do período  $T_a$  do *Relógio de Amostragem*. Para ilustrar o conceito, mostrase na

Figura 2.2 uma situação hipotética onde se comparam duas séries de bits resultantes



Figura 2.2 - Ilustração da determinação do intervalo de tempo  $\Delta T$  entre dois selos temporais marcados em duas séries de bits resultantes da amostragem de dois sinais provenientes de dois canais temporais 1 e 2 de um tomógrafo PET usando um *Relógio de Amostragem* de período  $T_a$ .

<sup>&</sup>lt;sup>1</sup> A resolução temporal é aqui vista como a incerteza temporal introduzida pelo sistema de medida de tempo usado [3]

amostragem dos sinais provenientes de dois canais temporais. No exemplo apresentado nesta figura, o intervalo de tempo  $\Delta T$  entre os dois selos temporais é igual a um período  $T_a$  do *Relógio de Amostragem*.

A seleção dos eventos coincidentes é feita aplicando um critério de janelas temporais de coincidências de acordo com o qual os eventos em diferentes sinais provenientes de dois canais RPC são considerados coincidentes se o intervalo de tempo  $\Delta T$  entre os selos temporais marcados nas séries de bits resultantes da amostragem dos dois sinais for inferior janela temporal de coincidências pré-estabelecida [4-6]. Assim, designando-se por:

- *i* um evento num sinal proveniente de um canal temporal designado por 1,
- *j* um evento num sinal proveniente de um canal temporal designado por 2,
- T<sub>1,i</sub> o instante em que um selo temporal, correspondente ao evento *i*, surge marcado na série de bits resultante da amostragem do sinal proveniente do canal temporal 1,
- *T*<sub>2,*j*</sub> o instante em que um selo temporal, correspondente ao evento *j*, surge marcado na série de bits resultante da amostragem do sinal proveniente do canal temporal 2,

Os eventos i e j serão considerados coincidentes se  $T_{1,i}$  e  $T_{2,j}$  satisfizerem a condição

$$\left|T_{1,i} - T_{2,j}\right| < W$$

onde W é a janela temporal de coincidências estabelecida pelo utilizador.

Uma vez que a resolução temporal conseguida na determinação de um evento é igual ao período  $T_a$  do *Relógio de Amostragem*, não só  $|T_{1,i} - T_{2,j}|$  é múltiplo inteiro de  $T_a$ , mas também a janela temporal de coincidências, W, na prática, o será. A questão das janelas temporais de coincidências aqui permitidas merece, por si só, uma atenção mais cuidada que lhe será dada na Secção 2.6.

Estando em causa a determinação de eventos coincidentes em sinais provenientes, não apenas de dois, mas de diversos canais temporais do tomógrafo PET, duas metodologias podem ser usadas, como explicitado no Capítulo 1: abertura de uma única janela temporal de coincidências (SW) ou a abertura múltiplas janelas temporais de coincidências (MW). No caso do presente trabalho, optou-se por usar a metodologia da abertura de múltiplas janelas, o que está de acordo com os trabalhos de simulação efetuados relativamente ao tomógrafo de maiores dimensões [7]. Assim, para uma janela temporal de coincidências, *W*, cada selo temporal marcado numa série de bits originária de um canal temporal abre a sua própria janela e "procura" nas séries de bits originárias dos restantes canais temporais selos que distem de si um intervalo de tempo inferior a *W*. Caso estes selos sejam encontrados, é assinalada uma coincidência entre os dois canais temporais em causa. Este processo é ilustrado na Figura 2.3



Figura 2.3 – Ilustração da determinação de eventos coincidentes em 6 sinais provenientes de 6 canais temporais distintos de um tomógrafo PET tendo por base a marcação de selos temporais nas séries de bits resultantes da amostragem destes sinais usando *um Relógio de Amostragem* de período  $T_a$  e a abertura de múltiplas janelas temporais de coincidências (MW) pelos selos temporais. Por uma questão de simplificação, nas séries de bits resultantes da amostragem dos sinais apresentam-se apenas os selos temporais, omitindo-se os restantes bits.

para uma janela temporal de coincidências  $W = 3T_a$  e seis séries de bits resultantes da amostragem de 6 sinais provenientes de 6 canais temporais distintos. Como se pode observar nesta figura, um primeiro selo temporal aparece marcado na série de bits originária do canal 1 e abre a sua janela temporal de coincidências. Logo de seguida, um selo temporal aparece também marcado na série de bits originária do canal 2 e outro na série de bits originária do canal 3, abrindo estes também as suas próprias janelas temporais de coincidências. Os selos nas séries de bits originárias dos canais 2 e 3 caem dentro da janela temporal de coincidências do selo originário do canal 1; o selo na série de bits originária do canal 2, mas não encontra nas séries de bits originárias dos restantes canais selos que caiam na sua janela. Neste caso é assinalada uma coincidência tripla entre os canais temporais 1, 2 e 3. Em seguida surge um selo temporal marcado na série de bits originária do canal 4 e, para depois, um selo temporal marcado na série de bits originária do canal 5. O selo na série de bits originária do canal 5 cai na janela temporal de coincidências do selo na série de bits originária do canal 4, mas não encontra nas séries de bits originárias dos restantes canais selos que caiam na sua janela. Neste caso, é assinalada uma coincidência entre os canais 4 e 5. Por fim, dois selos temporais aparecem sinalizados nas séries de bits originárias do canal 1 e 6 que abrem as suas janelas temporais de coincidências, mas não encontram nas séries de bits originárias dos restantes canais selos que canais selos que canais selos que caiam na sua janelas temporais de coincidências, mas não encontram nas séries de bits originárias dos restantes canais selos que canais selos que canais selos que caiam na sua janelas temporais de coincidências, mas não encontram nas séries de bits originárias dos restantes canais selos que caiam na sua janelas temporais de coincidências, mas não encontram nas séries de bits originárias dos restantes canais selos que caiam na sua janelas. Neste caso são registados dois fotões simples.

É importante notar que, implementando a amostragem dos sinais provenientes dos canais temporais numa única FPGA, pode utilizar-se o mesmo relógio para amostrar todos estes sinais o que, eventualmente, evita problemas relacionados com a distribuição e a sincronização de relógios entre módulos de deteção de coincidências pertencentes a módulos diferentes. A resolução temporal de um sistema centralizado desta forma dependerá, como tal, essencialmente das características do *Relógio de Amostragem* utilizado.

## 2.4. Paralelização das séries de bits resultantes da amostragem

Tal como se descreveu na Secção 2.2 e na Secção 2.3, a avaliação da ocorrência de coincidências é feita a partir, não dos eventos encontrados nos sinais analógicos provenientes dos canais temporais, mas dos selos temporais marcados nas séries de bits resultantes da amostragem desses sinais usando um Relógio de Amostragem. Como tal, a resolução temporal conseguida na determinação de um evento é igual ao período T<sub>a</sub> desse relógio e a janela temporal de coincidências, W, é um múltiplo inteiro de  $T_a$ . Para se conseguir uma resolução temporal na determinação de coincidências elevada interessa, por isso, que a frequência do Relógio de Amostragem seja a mais elevada possível. Contudo, o processamento dos sinais nos diversos blocos que constituem o Módulo de Deteção de Coincidências deverá ser feita usando um relógio significativamente mais lento do que o Relógio de Amostragem já que, na FPGA, dificilmente será possível ter frequências internas de processamento de informação superiores a algumas centenas de MHz. Para responder a estes dois requisitos amostra-se o sinal com um relógio de frequência elevada e, em seguida, procede-se à paralelização das séries de bits resultantes da amostragem. Em geral, se agruparmos os n bits de uma série em grupos de p elementos, as palavras paralelo assim obtidas serão registadas com um relógio, designado nesta dissertação por *Relógio do Sistema*, de frequência  $f_S = \frac{f_a}{p}$ , onde  $f_a$  é a frequência do *Relógio de*  *Amostragem*. Se for possível processar a informação contida nos *n* bits durante o intervalo de tempo  $pT_a$  disponível, eventualmente recorrendo a uma arquitetura em *pipeline*, então conseguir-se-á, em contínuo, processar toda a informação que chega à FPGA. Um exemplo ilustrativo de uma paralelização de 4 bits e da redução respetiva da frequência do relógio encontra-se na Figura 2.4. As palavras resultantes desta paralelização, para um canal temporal *I* genérico, são designadas nesta dissertação por *Palavras* originárias do canal temporal *I*.



Figura 2.4 – Ilustração de uma paralelização de uma série de bits resultante da amostragem de um sinal *i* proveniente de um canal temporal *I*, genérico, em palavras paralelo formadas por grupos de 4 bits. As *Palavras* originárias do canal *I*, resultantes da paralelização são, neste caso, registadas a uma frequência  $f_S = \frac{f_a}{4}$ , onde  $f_a$  é a frequência do *Relógio de Amostragem*.

#### 2.5. Metodologia usada na marcação de selos temporais

A deteção de coincidências entre sinais provenientes de canais temporais distintos depende da determinação do intervalo de tempo entre selos temporais que ocorram nas séries de bits resultantes da amostragem e da avaliação do cumprimento, por parte deste intervalo de tempo, de uma condição de inferioridade relativamente a uma janela temporal de coincidências, *W*, pré-estabelecida, como explicitado na Secção 2.3. Como tal, para a deteção de coincidências, a informação da duração do valor lógico 1 nos sinais de tempo é irrelevante, devendo apenas o valor lógico 1 ter uma duração mínima de um período do *Relógio de Amostragem*<sup>2</sup>. Para facilitar

<sup>&</sup>lt;sup>2</sup> Referiu-se atrás que a resolução temporal é, no caso do presente trabalho, igual a um período do *Relógio de Amostragem*. Como tal, o valor lógico 1 apenas tem que ter uma duração no mínimo igual a um período deste relógio para que a transição de 0 para 1 seja detetada.

a comparação dos dados provenientes dos diversos canais temporais tem toda a vantagem que, nas palavras a comparar, apenas os selos temporais se encontrem assinados. Tal pode ser feito, por exemplo, colocando os bits correspondentes a selos temporais ao valor lógico 1 e os bits não correspondentes a selos temporais ao valor lógico 0. No trabalho aqui desenvolvido procedeu-se, por isso, à implementação de um sistema de marcação de selos temporais com base neste critério. As palavras resultantes deste sistema de marcação de selos temporais são designadas nesta dissertação, para um canal temporal *I* genérico, por *Palavras Processadas* originárias do canal temporal *I*. Exemplificam-se, na Figura 2.5, as diferentes etapas descritas.



Figura 2.5 – Ilustração do sistema usado para marcação de selos temporais nas *Palavras* originárias de dois canais temporais 1 e 2 de um tomógrafo PET. As *Palavras* originárias dos canais 1 e 2 são o resultado da amostragem dos sinais provenientes dos canais temporais 1 e 2 e da paralelização das respetivas séries de bits em palavras paralelo de 4 bits. Nestas *Palavras* os selos temporais encontram-se representados por circunferências em torno do primeiro bit ao valor lógico 1 logo após um bit ao valor lógico 0. As *Palavras Processadas* originárias dos canais 1 e 2 são obtidas a partir das *Palavras* originárias dos canais 1 e 2 colocando-se ao valor lógico 1 os *bits* correspondentes a selos temporais e ao valor lógico 0 os bits não correspondentes a selos temporais.

### 2.6. Janelas temporal de coincidências

Como referido na Secção 2.3, a deteção de eventos coincidentes aqui proposta baseiase na utilização do mesmo relógio na amostragem dos sinais provenientes dos vários canais temporais do tomógrafo RPC-PET e na comparação das séries de bits resultantes da amostragem para determinação do intervalo de tempo  $\Delta T$  entre os selos temporais marcados nos diferentes sinais. Dois eventos em dois sinais provenientes de diferentes canais temporais são considerados coincidentes se o intervalo de tempo  $\Delta T$  entre os selos temporais que os assinalam nas respetivas séries for inferior à janela temporal de coincidências, W, pré-estabelecida, isto é, se

$$\left|T_{1,i} - T_{2,j}\right| < W$$

onde  $T_{1,i}$  é o instante em que um selo temporal, correspondente a um evento *i*, surge assinalado na série de bits resultante da amostragem do sinal proveniente de um canal temporal 1,  $T_{2,j}$  é o instante em que um selo temporal, correspondente a um evento *j*, surge assinalado na série de bits resultante da amostragem do sinal proveniente do canal temporal 2. Como a resolução temporal conseguida na determinação de um evento individual é igual ao período  $T_a$  do *Relógio de Amostragem* (Secção 2.2), tanto  $|T_{1,i} - T_{2,j}|$  como *W* serão múltiplos inteiros de  $T_a$ . Uma esquematização das janelas temporais de coincidências, *W*, permitidas e os intervalos de tempo  $|T_{1,i} - T_{2,j}|$  que lhes correspondem encontra-se na Tabela 2.1.

W	$\Delta \boldsymbol{T} = \left  \boldsymbol{T}_{1,i} - \boldsymbol{T}_{2,j} \right $
$1T_a$	0
$2T_a$	0 e <i>Ta</i>
$3T_a$	0, $T_a$ e $2T_a$
•••	•••
kT <sub>a</sub>	0, $T_a$ e $2T_a$ , $\cdots$ e $(k-l)Ta$

Tabela 2.1 – Janelas temporais de coincidências, W, permitidas e intervalos de tempo  $\Delta T$  entre os selos temporais que lhes correspondem. k é um inteiro superior a 3.

Não havendo sincronismo entre os eventos encontrados nos sinais de tempo e entre eles e o *Relógio de Amostragem* (i.e., sendo o processo de amostragem aleatório), o instante em que um selo temporal que assinala um dado evento é marcado depende da posição relativa do evento e do flanco ascendente do *Relógio de Amostragem* e, por isso, a eventos igualmente espaçados no tempo (i.e., com o mesmo  $\Delta t$ ) podem corresponder diferentes intervalos de tempo  $\Delta T$  entre selos temporais. Uma destas situações é ilustrada na Figura 2.6 para dois eventos (eventos *i* e *j*) em dois sinais provenientes de dois canais temporais distintos (canais 1 e 2, respetivamente) que estão distanciados entre si de um intervalo de tempo  $\Delta t = t_{1,i} - t_{2,j}$  tal que 0 <  $|t_{1,i} - t_{2,j}| < T_a$ . Como se pode observar, dependendo da posição relativa dos flancos ascendentes dos sinais provenientes dos canais temporais e do flanco ascendente do *Relógio de Amostragem*, duas situações podem ocorrer:

- situação 1 os flancos ascendentes dos dois sinais são amostrados no mesmo ciclo do *Relógio de Amostragem* e, por isso, ΔT = |T<sub>1,i</sub> T<sub>2,j</sub>| = 0;
- situação 2 os flancos ascendentes dos dois sinais são amostrados em dois ciclos diferentes e consecutivos do *Relógio de Amostragem* e, por isso,  $\Delta T = |T_{1,i} T_{2,j}| = T_a$ .

Note-se que a ordem de chegada dos eventos (ou seja, ter-se primeiro  $t_{1,i}$  e depois  $t_{2,j}$  ou primeiro  $t_{2,j}$  e depois  $t_{1,i}$ ) é irrelevante pois não altera o intervalo de tempo  $\Delta t$  entre os eventos. Em suma, para eventos distanciados entre si de um intervalo de tempo  $0 < |t_{1,i} - t_{2,j}| < T_a$ , os respetivos selos temporais podem sobrepor-se ou então estarem distanciados de um intervalo de tempo igual a  $T_a$ .



Figura 2.6 – Ilustração da amostragem de dois sinais provenientes de dois canais temporais designados por 1 e 2, usando um *Relógio de Amostragem* de período  $T_a$ , e da marcação de selos temporais nas séries de bits resultantes da amostragem. Por simplicidade, representam-se por setas os eventos *i* e *j* nos sinais originários dos canais temporais 1 e 2. Os instantes da ocorrência dos eventos são representados pela letra t em minúsculo (ou seja, por *t*) e os instantes da marcação dos respetivos selos temporais são representados pela letra t em maiúsculo (ou seja, por *t*) e os instantes da marcação dos respetivos selos temporais são representados pela letra t em maiúsculo (ou seja, por *t*). Os dois eventos estão afastados entre si de um intervalo de tempo  $0 < |t_{1,i} - t_{2,j}| < T_a$ .

Numa tentativa de generalização e de melhor compreensão da importância da seleção da janela temporal de coincidências vamos considerar ainda um caso em que dois eventos (eventos k e m) em dois sinais provenientes de dois canais temporais distintos (canais 3 e 4, respetivamente) estão distanciados entre si de um intervalo de tempo  $T_a < |t_{3,k} - t_{4,m}| < 2T_a$ , como ilustrado na Figura 2.7. Como se pode observar, neste caso duas situações podem também ocorrer:

- situação 3 os flancos ascendentes dos dois sinais são amostrados em dois ciclos diferentes e consecutivos do *Relógio de Amostragem* e, por isso |T<sub>3,k</sub> − T<sub>4,m</sub>| = T<sub>a</sub>;
- situação 4 os flancos ascendentes dos dois sinais são amostrados com dois ciclos *Relógio de Amostragem* de diferença e, por isso,  $|T_{3,k} - T_{4,m}| = 2T_a$ .

Note-se uma vez mais que a ordem de chegada dos eventos (ou seja, primeiro  $t_{3,k}$  e depois  $t_{4,m}$  ou primeiro  $t_{4,m}$  e depois  $t_{3,k}$ ) é irrelevante. Em suma, para eventos distanciados entre si de um intervalo de tempo  $T_a < |t_{3,k} - t_{4,m}| < 2T_a$ , os respetivos selos temporais podem estar distanciados entre si um intervalo de tempo igual a  $T_a$  ou então igual a  $2T_a$ .



Figura 2.7 – Amostragem de dois sinais provenientes de dois canais temporais designados por 3 e 4, usando um *Relógio de Amostragem* de período  $T_a$  e marcação dos selos temporais nas séries de bits resultantes da amostragem. Por simplicidade, representam-se por setas os eventos k e m que ocorreram, respetivamente, nos canais temporais 3 e 4. Os instantes da ocorrência dos eventos são representados pela letra t em minúsculo (ou seja, por t) e os instantes da marcação dos respetivos selos temporais são representados pela letra t em maiúsculo (ou seja, por T). Os dois eventos estão afastados entre si de um intervalo de tempo  $T_a < |t_{3,k} - t_{4,m}| < 2T_a$ .

Como se referiu atrás, a menor janela temporal de coincidências aqui permitida é igual ao período  $T_a$  do *Relógio de Amostragem* e, neste caso, são considerados coincidentes apenas eventos assinalados por selos que se sobrepõem (i.e., para os quais  $\Delta T = 0$ , de acordo com o explicitado na Tabela 2.1). Optando-se pelo uso desta janela, os eventos *i* e *j* da Figura 2.6 são considerados coincidentes na situação 1 da figura, mas não o são na situação 2 da mesma figura, apesar do intervalo de tempo  $\Delta t$  entre eles ser inferior a  $T_a$ ; já os eventos *k* e *m* na Figura 2.7 não são considerados coincidentes nem na situação 3, nem na situação 4, pois os seus selos temporais nunca se sobrepõem. Como tal, em termos estatísticos, utilizando-se uma janela temporal de coincidências  $TT_a$  e não havendo sincronismo entre os próprios eventos e entre eles e o *Relógio de Amostragem*, registam-se como coincidentes apenas 50% dos eventos afastados entre si de um intervalo de tempo  $0 < \Delta t < T_a$ , perdendo-se os restantes 50%.

Se se optar por uma janela temporal de coincidências igual a  $2T_a$ , são considerados coincidentes tanto os eventos assinalados por selos temporais que se sobrepõem como aqueles assinalados por selos temporais que estão distanciados entre si um intervalo de tempo igual a  $T_a$ . Neste caso, os eventos *i* e *j* da Figura 2.6 são considerados coincidentes tanto na situação 1 como na situação 2; já os eventos *k* e *m* na Figura 2.7 são considerados coincidentes na situação 3, mas não são considerados coincidentes na situação 4, apesar do intervalo de tempo  $\Delta t$  entre eles ser inferior a  $2T_a$ . Em termos estatísticos, utilizando-se esta janela temporal de coincidências e não havendo sincronismo não havendo sincronismo entre os próprios eventos e entre eles e o *Relógio de Amostragem*, registam-se como coincidentes 100% dos eventos afastados entre si de um intervalo de tempo  $T_a < \Delta t < 2T_a$ .

Uma generalização da estatística de deteção de coincidências pode ser encontrada na Tabela 2.2. Atendendo aos dados desta tabela, na escolha da janela temporal de coincidências, *W*, deve ter-se em conta que, para eventos distribuídos aleatoriamente no tempo, se:

- W = 1T<sub>a</sub>, não são detetados como coincidentes 50% dos eventos cujos sinais chegam ao Módulo de Deteção de Coincidências com uma diferença de tempo Δt < T<sub>a</sub>;
- W = 2T<sub>a</sub>, não são detetados como coincidentes 25% dos eventos cujos sinais chegam ao *Módulo de Deteção de Coincidências* com uma diferença de tempo Δt < 2T<sub>a</sub>;
- W = 3T<sub>a</sub>, não são detetados como coincidentes aproximadamente 16,7% dos eventos cujos sinais chegam ao Módulo de Deteção de Coincidências com uma diferença de tempo Δt < 3T<sub>a</sub>;
- $W = kT_a$ , não são detetados como coincidentes  $\frac{1}{2k} \times 100\%$  dos eventos cujos sinais chegam ao *Módulo de Deteção de Coincidências* com uma diferença de tempo  $\Delta t < kT_a$ .

Estes resultados são inerentes à aleatoriedade da amostragem e, como tal, às metodologias de determinação de coincidências baseadas em critérios de janelas temporais de coincidências onde o intervalo de tempo a comparar com janela, W, selecionada é o intervalo de tempo  $\Delta T$  entre os selos temporais das séries de bits resultantes da amostragem e não o intervalo de tempo  $\Delta t$  real entre eventos [6, 8]. Uma forma de contornar este problema passa pela utilização, não de uma janela  $W = kT_a$ , mas de uma janela efetiva  $W_{ef} = (k + 1)T_a$ , onde  $k \ge 1$ , passando o

*Módulo de Deteção de Coincidências* a considerar como coincidentes todos os eventos cujos intervalo de tempo  $\Delta T$  entre os selos temporais satisfaçam a condição

$$\Delta T < W_{ef}.$$

Tabela 2.2 – Estatística da contagem de coincidências para as janelas temporais de coincidências, W, permitidas.

W	Registo de coincidências
$1T_a$	• 50% dos eventos afastados entre si um intervalo de tempo tal que:
u	$0 < \Delta t < T_a.$
	• 100% dos eventos afastados entre si um intervalo de tempo tal que:
27.	$0 < \Delta t < T_a;$
2 I a	• 50% dos eventos afastados entre si um intervalo de tempo tal que:
	$T_a < \Delta t < 2T_a.$
	• 100% dos eventos afastados entre si um intervalo de tempo tal que:
	$0 < \Delta t < T_a;$
3 <i>T</i>	• 100% dos eventos afastados entre si um intervalo de tempo tal que:
<b>31</b> a	$T_a < \Delta t < 2T_a;$
	• 50% dos eventos afastados entre si um intervalo de tempo tal que:
	$2T_a < \Delta t < 3T_a.$
•••	•••
	• 100% dos eventos afastados entre si um intervalo de tempo tal que:
	$0 < \Delta t < T_a;$
	• 100% dos eventos afastados entre si um intervalo de tempo tal que:
	$T_a < \Delta t < 2T_a;$
kT <sub>a</sub>	•••
	• 100% dos eventos afastados entre si um intervalo de tempo tal que:
	$(k-2)T_a < \Delta t < (k-1)T_a.$
	• 50% dos eventos afastados entre si um intervalo de tempo tal que:
	$(k-1)T_a < \Delta t < kT_a.$

Procedendo-se desta forma, tem-se a certeza de que o *Módulo de Deteção de Coincidências* contabiliza como coincidentes todos os eventos que chegam ao *Módulo de Deteção de Coincidências* com uma diferença de tempo real

$$\Delta t < kT_a$$
.

Contudo, contabilizam-se também como coincidentes 50% dos eventos que estão afastados entre si um intervalo de tempo  $kT_a < \Delta t < (k + 1)T_a$ . No que se refere à janela  $W = IT_a$ , o seu uso deve ser evitado por se perderem sempre 50% dos eventos afastados entre si um intervalo de tempo  $\Delta t < T_a$ .

#### 2.7. Calibração temporal

A sincronização é um dos pontos-chave de qualquer sistema de deteção de coincidências. Em sistemas PET de elevada resolução temporal, como o aqui em questão, a sincronização dos sinais de tempo usados para avaliar a ocorrência de coincidências reveste-se ainda de maior importância para que se possa tirar proveito das estreitas janelas temporais de coincidência que estes sistemas permitem. De notar que, caso os sinais de tempo provenientes do tomógrafo PET não se encontrem sincronizados, pode sempre alargar-se a janela temporal de coincidências para melhorar a eficiência de contagem de coincidências verdadeiras, mas o custo deste procedimento é o aumento da contagem de coincidências aleatórias [9, 10]. Por isso, uma das etapas fundamentais na deteção de coincidências é a identificação dos desfasamentos temporais (*offsets*, na literatura em inglês) entre sinais que se sabe serem coincidentes e a sua compensação [11-13][14]. Os procedimentos usados para tal costumam designar-se, no seu conjunto, por calibração temporal do sistema de coincidências.

Quando conhecidos os desfasamentos temporais entre os sinais de tempo, coloca-se a questão da sua compensação. Esta compensação pode ser feita, por exemplo, à custa da introdução de linhas de atraso no percurso dos sinais [15]. Se se tomar para referência o sinal de tempo onde mais tarde é detetado um evento, os restantes sinais de tempo podem ser atrasados relativamente ao primeiro programando as suas linhas de atraso com o valor dos atrasos correspondentes, até que todos os sinais estejam sincronizados com o de referência. A compensação dos desfasamentos temporais levada a cabo desta forma permite num só processo compensar tanto os que possam dever-se a diferenças no encaminhamento dos sinais (designado por *routing*, na literatura em inglês) como os devidos a diferentes particularidades dos detetores e da eletrónica de leitura associada [12, 13, 16, 17]. Ou seja, este método fornece uma calibração global para o sistema.

Para o protótipo RPC-PET em questão, considerou-se razoável poderem existir desfasamentos entre canais temporais até cerca de 20 ns. A solução implementada deve, por isso, ter este valor em conta.

Entre as linhas de atraso conceptualmente mais simples encontra-se o cabo coaxial que, no caso do presente trabalho, teria que ser introduzido no caminho percorrido pelo sinal desde a eletrónica de leitura até ao *Módulo de deteção de Coincidências* [3, 11, 12]. Entre os dispositivos que exploram este conceito, e que abrangem a gama dos atrasos aqui necessários, encontram-se os geradores de atraso modulares, como os *ORTEC Model 425A Nanosecond Delay*, os *Camberra Industries Model 2058 Nanosec Delay* ou os *SRS (Stanford Research Systems) Model DB64 Coach Delay Box*. Em termos externos, estes dispositivos possibilitam ao utilizador atrasos temporais ajustáveis em gamas que, no *ORTEC 425A*, vão de 0 a 63 ns com 1 ns de granularidade [18] e, nos *Camberra 2058* e *SRS DB64*, vão de 0 a 63.5 ns com 0.5 ns de granularidade [19, 20]. Em termos internos, estes sistemas são constituídos por cabos coaxiais (normalmente cabos RG58A/U com 50  $\Omega$  de impedância) de diferentes comprimentos, encontrando-se estes devidamente calibrados para providenciarem os atrasos temporais designados.

Uma das grandes desvantagens da utilização de cabos coaxiais ou de geradores de atraso modulares prende-se com o elevado número de cabos e/ou geradores necessários para calibrar todo o sistema: no caso do RPC-PET animal, necessitar-se-ia de 5 geradores de atraso, não falando já no incomportável número que viria a ser necessário para o RPC-PET humano. Outra desvantagem igualmente importante tem a ver com o facto de estes não permitirem desenvolver facilmente um processo de calibração automático, não sendo, por isso, uma solução facilmente adaptável a alterações das condições experimentais do sistema.

Soluções mais modernas para a introdução de atrasos temporais em sinais passam pela implementação de linhas de atraso digitais, programáveis, em dispositivos lógicos programáveis como as FPGAs [21, 22]. Esta solução apresenta-se como a mais adequada a um sistema PET pois, para além de possibilitar a automatização do processo de calibração temporal de um elevado número de canais temporais, permite uma granularidade inferior aos 0.5 ns proporcionados pelos geradores de atrasos modulares supramencionados.

Veremos adiante (Secção 4.3) que a solução por nós implementada permite a introdução de atrasos temporais numa gama que vai de 0 até aproximadamente 37.44 ns com uma granularidade de cerca 390 ps.

### 2.8. Campo de visão (FOV)

Num tomógrafo PET, cada elemento de deteção está ligado por circuitos de coincidências, com uma determinada janela temporal de coincidências, a um número finito de

elementos de deteção opostos, tanto no plano transaxial como no plano axial [23]. Considerese o caso mais comum, que é o de um tomógrafo cilíndrico, e neste o plano transaxial do tomógrafo, como se ilustra na Figura 2.8.



Figura 2.8 – O campo de visão transaxial de um tomógrafo PET é determinado pelo comprimento da corda correspondente ao arco de circunferência com centro no centro geométrico do tomógrafo e ângulo definido pelo ângulo de aceitação do elemento de deteção (adaptada a partir de [24]).

Se houver N elementos de deteção num anel, cada elemento individual está ligado por N' circuitos de coincidências a N' elementos opostos do anel em arranjos em formato de leque. O ângulo de aceitação de um elemento de deteção do anel no plano transaxial é o ângulo ao centro correspondente à abertura máxima do "leque" de detetores opostos. O campo de visão (*FOV*) transaxial do tomógrafo é determinado pelo comprimento da corda correspondente ao arco de circunferência com centro no centro geométrico do tomógrafo e ângulo definido pelo ângulo de aceitação do elemento de deteção (Figura 2.8). O número N' de elementos de deteção que se encontram ligados a um elemento de deteção individual do anel determina, por isso, o *FOV* transaxial do tomógrafo: quanto maior for N', maior será o ângulo de aceitação e, como tal, maior será também *FOV* transaxial do tomógrafo [23-25].

No que se segue iremos descrever a estratégia por nós desenvolvida para permitir, de forma razoavelmente simples, implementar em *hardware*, no *Módulo de Deteção de Coincidências*, o conceito de campo de visão.

Considere-se, por simplicidade, um tomógrafo de geometria cilíndrica com um número de elementos de deteção por anel, no plano transaxial, igual ao número de canais temporais de um tomógrafo RPC-PET paralelepipédica de pequenas dimensões, distribuídos como se mostra na Figura 2.9. Nesta figura ilustra-se ainda o processo usado para selecionar os elementos de deteção que deverão estar ligados por circuitos de coincidências ao elemento de deteção 1 do tomógrafo para três campos de visão possíveis, que designamos simplesmente por *FOV*.



Figura 2.9 – Plano transaxial de um tomógrafo de geometria cilíndrica com seis elementos de deteção por anel. Os elementos de deteção encontram-se identificados por números. Ilustram-se as ligações do elemento de deteção 1 aos detetores opostos do anel para campos de visão (FOVs) iguais a 0, 1 e 2.

Referindo-nos concretamente ao elemento de deteção 1, se FOV = 0, testam-se coincidências com o elemento de deteção que lhe é diametralmente oposto (elemento 4); se FOV = 1, testam-se coincidências com o elemento de deteção que lhe é diametralmente oposto e com os elementos laterais direito e esquerdo imediatos deste último (elementos 3, 4 e 5); se FOV = 2, testam-se coincidências com o elemento de deteção que lhe é diametralmente oposto e com todos os elementos laterais direito e esquerdo deste último (elementos 2, 3, 4, 5 e 6). Contudo, este processo repete-se para os restantes elementos de deteção do tomógrafo, até se terem contemplado todos os pares de elementos de deteção possíveis para um determinado valor do *FOV*. Assim, por exemplo, se FOV = 0, os pares de elementos de deteção (1,4), (2,5) e (3,6) estão ligados por circuitos de coincidências; já para um FOV = 1 estão ligados por circuitos de coincidências; já para um FOV = 1 estão ligados por circuitos de coincidências; já para um FOV = 1 estão ligados por circuitos de coincidências; já para um FOV = 1 estão ligados por circuitos de coincidências; já para um FOV = 1 estão ligados por circuitos de coincidências; já para um FOV = 1 estão ligados por circuitos de coincidências de deteção (1,3), (1,4), (1,5), (2,4), (2,5), (2,6), (3,5), (3,6) e (4,6); etc.

O tomógrafo RPC-PET animal desenvolvido tem uma geometria paralelepipédica, encontrando-se em cada face do paralelepípedo um detetor RPC que geral um sinal rápido (sinal
de tempo), usado para testar a ocorrência de coincidências. Para estendermos a metodologia desenvolvida, tendo por base um tomógrafo de geometria cilíndrica com os elementos de deteção numerados de acordo com o que se mostra na Figura 2.9, à geometria do tomógrafo RPC-PET, procurou-se uma concordância entre as duas geometrias em termos dos elementos de deteção opostos a cada detetor *i*. Assim, a face do paralelepípedo oposta à numerada por 1 deve ter a numeração 4, já a face do paralelepípedo oposta à numerada por 2 deve ter a numeração 5 e, por fim, a face oposta à numerada por 3 deve ter a numeração 6, resultando na distribuição ilustrada na Figura 2.10. Contudo, por uma questão de simetria, na geometria paralelepipédica, não faz provavelmente sentido a utilização de um FOV = 1 pelo que, na prática, ficaremos limitados à utilização dos FOVs 0 e 2.



Figura 2.10 – Ilustração to tomógrafo paralelepipédico RPC-PET animal. Os elementos de deteção de onde provêm os sinais usados para testar coincidências encontram-se identificados por números.

Do ponto de vista da implementação, em *hardware*, do sistema de campo de visão descrito, basta desenvolver um método para gerar todos os pares de elementos de deteção ligados por circuitos de coincidências para o valor do *FOV* selecionado. O método por nós desenvolvido será discutido mais à frente no Capítulo 4.

## 2.9. Coincidências múltiplas

É prática comum rejeitarem-se as coincidências múltiplas que ocorrem em sistemas PET uma vez que, nestes casos, regra geral, a localização do radioisótopo não pode ser atribuída a uma única LOR [24, 26-29]. Para taxas de contagem elevadas, a taxa de ocorrência de coincidências múltiplas pode tornar-se significativa. Como as coincidências múltiplas registadas num tomógrafo PET podem incluir coincidências verdadeiras, se se rejeitar liminarmente todas as coincidências múltiplas a sensibilidade de deteção do sistema PET pode ficar aquém da sensibilidade que poderia ter [27, 28, 30].

Sendo possível, dentro da mesma janela temporal de coincidências, usar um limiar mais fino para a diferença que pode existir entre os instantes da deteção dos vários fotões para que a coincidência seja considerada verdadeira (o limiar de aceitação), é possível extrair do leque total de coincidências múltiplas os pares de fotões em coincidências verdadeira [28], como se ilustra na Figura 2.11. Na Figura 2.11A mostra-se um exemplo no qual dois pares de fotões, (T1,T2) e (T3,T4), resultam de duas aniquilações positrão-eletrão que ocorrem em diferentes locais no corpo do paciente. Os fotões T1, T2 e T3 são detetados pelo sistema, dentro da mesma janela temporal de coincidências, mas já o fotão T4 é absorvido, não chegando a alcançar os detetores. Utilizando apenas o critério da janela temporal de coincidências, é registada uma coincidência múltipla. Contudo, analisando os instantes de chegada dos três fotões aos detetores pode constatar-se que a diferença entre os instantes da deteção dos fotões T1 e T2 está dentro do limiar de aceitação, mas já T3 é detetado, relativamente aos outros dois fotões, muito para lá desse limiar. Como tal, considera-se que os fotões T1 e T2 estão em coincidência [28]. Na Figura 2.11B mostra-se um exemplo no qual três pares de fotões, (T1,T2), (T3,T4) e (T5,T6), resultam de três aniquilações positrão-eletrão que ocorrem em diferentes locais no corpo do paciente. Neste caso, são detetados os fotões T1, T3 e T5, enquanto que os restantes são absorvidos. A diferença entre os instantes da deteção destes três fotões está muito para lá do limiar de aceitação pelo que nenhuma coincidência verdadeira é assinalada [28].

Entre os esforços dedicados ao melhoramento da sensibilidade do sistema PET a taxas de contagem elevadas, tendo por base o conceito de limiar de aceitação descrito, encontram-se soluções implementadas em *hardware* [28] e implementações *offline* da seleção de coincidências verdadeiras, de entre o leque de coincidências múltiplas [27]. Um denominador comum a ambos os métodos é a utilização de janelas temporais de coincidências consideradas largas (6 ns [28] e 8 ns [27]) quando comparadas com as janelas visadas no trabalho aqui descrito. Atendendo às estreitas janelas temporais de coincidências por nós conseguidas (e.g. de 780 ps, como se pode constatar na Secção 2.6), torna-se desnecessário implementar em *hardware* uma seleção de coincidências verdadeiras, de entre o leque de coincidências múltiplas que eventualmente se possam apresentar. Preveniu-se, contudo, a possibilidade de rejeitar todas

as coincidências caso ocorram coincidências múltiplas dentro de uma janela temporal de coincidências.



Figura 2.11 – Utilização de um limiar fino, dentro de uma janela temporal de coincidências, para descriminar as coincidências verdadeiras de entre o leque total de coincidências múltiplas. A janela temporal de coincidências utilizada é de 6 ns e, para esta janela, o limiar para a identificação de uma coincidência como verdadeira é de 2 ns. O anel de detetores está identificado por 1, o corpo do paciente por 2, os locais onde se dão as aniquilações positrãoeletrão (estrelas) por 3 e os fotões resultantes das aniquilações (setas onduladas) por 4 (adaptada a partir de [28].

### 2.10. Bibliografia

- [1] A. Blanco, "A Small Animal PET Prototype with Sub-Millimetre Spacial Resolution Based on tRPCs, Ph.D. thesis," 2011.
- [2] P. J. Ribeiro da Fonte, L. A. VIeira Lopes, A. Blanco Castro, and J. M. Tavares Couceiro de Sousa, "Device for Positron Emission Tomography with Time of Flight and Whole Body Scanning in a Single Bed (International Patent Classification - G01T 1/29 (2006.01))," 2012.
- [3] G. F. Knoll, *Radiation Detection and Measurement*, 3 ed.: John Wiley & Sons, 1999.
- [4] M. K. Khamzin and J. D. Valentine, "Discriminator Amplitude Walk Correction in Gamma-Ray Coincidence Experiments Using List-Mode Time-Stamping Data Acquisition," *Nuclear Instruments & Methods in Physics Research Section a-*

Accelerators Spectrometers Detectors and Associated Equipment, vol. 505, pp. 358-361, 2003.

- [5] T. D. WU, "Method of Coincidence Detection and a Tomography System Using the Same (US patent 20120025091 A1)," 2012.
- [6] G. Gutierrez, P. Santos de, and L. Andres, "Método de Autocalibrado en la Medida Precisa del Tiempo (Patent G01T1/172)," 2012.
- [7] M. Couceiro, P. Crespo, R. F. Marques, and P. Fonte, "Scatter Fraction, Count Rates, and Noise Equivalent Count Rate of an RPC TOF- PET System: Simulation Study Following the NEMA NU2-2001 Standards," in *IEEE Nuclear Science Symposium / Medical Imaging Conference Record (NSS/MIC) / 19th Room-Temperature Semiconductor X-ray and Gamma-ray Detector Workshop* 2012, pp. 2651-2660.
- [8] C. J. Thompson and A. L. Goertzen, "A Method for Determination of the Timing Stability of PET Scanners," *IEEE Transactions on Medical Imaging*, vol. 24, pp. 1053-1057, 2005.
- [9] C. J. Thompson, M. L. Camborde, and M. E. Casey, "A Central Positron Source to Perform the Timing Alignment of Detectors in a PET Scanner," *IEEE Transactions on Nuclear Science*, vol. 52, pp. 1300-1304, 2005.
- [10] S. J. Park, S. Southekal, M. Purschke, S. S. Junnarkar, J. F. Pratte, S. P. Stoll, et al., "Digital Coincidence Processing for the RatCAP Conscious Rat Brain PET Scanner," *IEEE Transactions on Nuclear Science*, vol. 55, pp. 510-515, 2008.
- [11] W. R. Leo, *Techniques for Nuclear and Particle Physics Experiments: A How-To Approach*, 2 ed.: Springer-Verlag, 1994.
- [12] J. J. Williams, "Automated Coincidence Timing Calibration for a PET Scanner (US Patent 5272344)," 1993.
- [13] C. J. Thompson and M. L. Camborde, "Instrument and Method to Facilitate and Improve Timing Alignment of a PET Scanner (US Patent 7247844 B2)," 2007.
- [14] S. C.W., "Sorter for Coincidence Timing Calibration in a PET Scanner (US Patent 5272343)," 1992.
- [15] W. W. Moses and C. J. Thompson, "Timing Calibration in PET Using a Time Alignment probe," *IEEE Transactions on Nuclear Science*, vol. 53, pp. 2660-2665, 2006.
- [16] H. M. Dent, W. F. Jones, and M. E. Casey, "A Real-Time Digital Coincidence Processor for Positron Emission Tomography," *IEEE Transactions on Nuclear Science*, vol. 33, pp. 556-559, 1986.
- [17] N. Tsoulfanidis, *Measurement and Detection of Radiation*: Taylor & Francis, 1995.
- [18] ORTEC, "Model 425A Nanosecond Delay Description."
- [19] I. Canberra Industries, *Model 2058 Nanosecond Delay Description*, 2007.
- [20] J. Hancock and C. J. Thompson, "Evaluation of an instrument to improve PET timing alignment," *Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment,* vol. 620, pp. 343-350, 2010.
- [21] R. J. Aliaga, J. M. Monzo, M. Spaggiari, N. Ferrando, R. Gadea, and R. J. Colom, "PET System Synchronization and Timing Resolution Using High-Speed Data Links," *IEEE Transactions on Nuclear Science*, vol. 58, pp. 1596-1605, 2011.
- [22] A. M. Amiri, A. Khouas, M. Boukadoum, and Ieee, "On the Timing Uncertainty in Delay-Line-Based Time Measurement Applications Targeting FPGAs," *IEEE International Symposium on Circuits and Systems*, vol. 1-11, pp. 3772-3775, 2007.
- [23] G. B. Saha, *Basics of PET Imaging: Physics, Chemistry, and Regulations*: Springer Verlag, 2005.
- [24] D. L. Bailey, D. W. Townsend, P. E. Valk, and M. N. Maisey, *Positron Emission Tomography*: Springer-Verlag, 2005.

- [25] H. Zaidi, *Quantitative Analysis in Nuclear Medicine Imaging*: Springer Verlag, 2006.
- [26] S. R. Cherry and M. Dahlbom, *PET: Physics, Instrumentation, and Scanners*: Michael E. Phelps New-York: Springer-Verlag, 2006.
- [27] G. Chinn, C. S. Levin, and Ieee, "A Method to Reject Random Coincidences and Extract True from Multiple Coincidences in PET using 3-D Detectors," in 2008 IEEE Nuclear Science Symposium and Medical Imaging Conference, ed New York: IEEE, 2009, pp. 4515-4520.
- [28] E. Yoshida and T. Yamaya, "Coincidence Determination Method and Apparatus of PET Device (US Patent 20130009064)," 2013.
- [29] J. F. Oliver, I. Torres-Espallardo, R. Fontaine, S. I. Ziegler, and M. Rafecas, "Comparison of Coincidence Identification Techniques for High Resolution PET " *Nuclear Science Symposium Conference Record, 2008 IEEE*, pp. 4732 - 4735, 2008.
- [30] D. Guez, F. Bataille, C. Comtat, P. F. Honore, S. Jan, and S. Kerhoas, "Counting Rates Modeling for PET Scanners with GATE," *IEEE Transactions on Nuclear Science*, vol. 55, pp. 516-523, 2008.

## 3. Arquitetura do Módulo de Deteção de Coincidências

#### 3.1. Introdução

Tendo-se descrito sucintamente no capítulo anterior o princípio de funcionamento idealizado para o *Módulo de Deteção de Coincidências* desenvolvido para o RPC-PET animal, passaremos neste capítulo a abordar questões práticas relacionadas com a sua implementação tendo em vista a construção de uma arquitetura funcional, em módulos (ou blocos), que seja passível de ser implementada em *hardware*.

Um primeiro aspeto a considerar é o do contínuo fluir no tempo da informação que se pretende processar. De facto, os canais temporais do tomógrafo de onde provêm os sinais usados para detetar coincidências necessitam ser continuamente monitorizados para detetar eventos sendo, num dado instante, a presença ou ausência de um evento uma informação essencial para a deteção de coincidências. Este contínuo fluir no tempo exige uma abordagem da qual resulte também um fluir contínuo de tomadas de decisão sobre a existência (ou não) de coincidências. Com este pressuposto em mente, afigura-se-nos naturalmente que uma arquitetura em *pipeline* seja a adequada ao *Módulo de Deteção de Coincidências* a desenvolver. Iremos, por isso, iniciar este capítulo com uma breve nota sobre arquiteturas em *pipeline*. Por fim apresentaremos em linhas gerais a arquitetura do *Módulo de Deteção de Coincidências* implementado e explicaremos a racionalidade de cada um dos blocos para ela sugeridos.

### 3.2. Arquiteturas em pipeline

A *pipeline* é uma técnica de implementação muito usada em processadores que explora o processamento simultâneo de instruções de uma cadeia sequencial para aumentar o número de instruções executadas por unidade de tempo [1, 2]. Para ilustrar o conceito de *pipeline* considere-se o exemplo típico de uma lavandaria onde a roupa tem que passar sequencialmente pelas tarefas de lavagem, secagem e dobragem antes de ser entregue ao cliente. Parta-se do princípio que o tempo consumido em cada umas destas tarefas é igual e é de, por exemplo, 20 minutos. Se a lavandaria não processar as cargas de roupa em *pipeline*, uma nova carga de roupa não pode ser colocada à sua entrada a menos que tenha já terminado o processamento da carga

de roupa anterior. Assim, para processar quatro cargas de roupa a lavandaria demora 240 minutos, como se ilustra na Figura 3.1(a).



(b) Cadeia sequencial com estrutura em *pipeline*.

Tratando-se, não de uma lavandaria, mas de um circuito, o seu desempenho temporal é habitualmente avaliado tendo em conta dois critérios: a latência (designada por *delay* na literatura em inglês) e o débito (designado por *throughput* na literatura em inglês) do circuito. A latência corresponde ao tempo que o circuito leva para completar numa sequência de processamento de um sinal. O número de sinais processados por unidade de tempo definem o débito do circuito. É ainda costume falar-se da latência dos blocos de *hardware* individuais, correspondendo esta ao tempo consumido pelo bloco em causa no processamento de um sinal [1-3]. Transportando estes conceitos para o exemplo da lavandaria, no caso apresentado na Figura 3.1(a) a latência é de 60 minutos e o débito é de  $\frac{1}{60}$  cargas de roupa por minuto.

Como a lavandaria consome 20 minutos a desempenhar cada uma das tarefas, ao fim de 20 minutos a primeira carga de roupa está já lavada e passa para a secagem. Nesta altura a

Figura 3.1 – Diagramas temporais de processamento de quatro cargas de roupa numa lavandaria. As tarefas de lavagem, secagem e dobragem são designadas, respetivamente, pelas letras L,  $S \in D$ . O tempo consumido em cada umas destas tarefas é de 20 minutos (adaptada a partir de [3].

máquina de lavagem encontra-se livre, podendo receber uma segunda carga de roupa sem ter que se aguardar pelo término da sequência de processamento da primeira carga de roupa. Como a latência das três tarefas é a mesma, não há contenção de cargas de roupa nas etapas subsequentes pelo que de 20 em 20 minutos se pode introduzir uma nova carga de roupa na lavandaria, passando as três máquinas a funcionar em simultâneo. O diagrama temporal desta versão em *pipeline* da lavandaria é ilustrado na Figura 3.1(b) para quatro cargas de roupa. Neste caso, a lavandaria passa a demorar 120 minutos para processar quatro cargas de roupa em vez dos 240 minutos. A latência da versão em *pipeline* da lavandaria é igual à da versão não *pipeline*, mas o seu débito aumenta para  $\frac{2}{60}$  cargas de roupa por minuto (note-se que a lavandaria passa a demorar 120 minutos e, neste caso, débito da lavandaria passa a ser  $\frac{k}{40+20k}$ cargas por minuto. Para valores de *k* elevados, o débito aproxima-se de  $\frac{1}{20}$  cargas por minuto, que é três vezes o débito da versão não *pipeline* da lavandaria.

No exemplo da lavandaria esteve-se a considerar uma estrutura em *pipeline* ideal na qual o tempo consumido em cada uma das três etapas de processamento de roupa é igual. Contudo, se estas etapas demorarem tempos diferentes o intervalo de tempo entre a colocação de cargas à entrada da lavandaria deverá ser longo o suficiente para acomodar a latência da etapa que consome mais tempo. A frequência com que as cargas são colocadas à entrada da lavandaria é, neste caso, inferior à de uma estrutura em *pipeline* ideal.

O conceito de *pipeline* pode ser aplicado a circuitos combinatórios devendo, para tal, o circuito ser dividido numa série de etapas de processamento (ou tarefas) distintas que se separam por registos [3], como se ilustra na Figura 3.2. Num circuito, as etapas de processamento são blocos (ou unidades) de *hardware* onde o sinal é processado. Um dado sinal que entre na *pipeline* é passado sucessivamente de um bloco para outro até finalizar toda a sequência de processamento. Os registos entre os blocos de *hardware* desempenham o papel de "controladores de fluxo" dos sinais na *pipeline*, garantindo que um sinal só passe para o bloco de *hardware* seguinte quando este último tiver terminado o processamento do sinal anterior.



Figura 3.2 – Construção de um circuito em *pipeline* de quatro etapas (adaptada a partir de [3].

Numa arquitetura em *pipeline* síncrona, os registos são controlados por um relógio comum, designado nesta dissertação por Relógio do Sistema, cujo período e frequência são respetivamente designados por  $T_S$  e  $f_S$ . Cada vez que ocorre uma transição ascendente no *Relógio do Sistema*<sup>1</sup>, os registos guardam os sinais resultantes do processamento nos blocos que os precedem, ficando estes blocos prontos para receberem um novo sinal. Numa arquitetura síncrona, todos os registos guardam ao mesmo tempo os sinais processados. Os sinais são guardados durante um ciclo de relógio e, na seguinte transição ascendente de relógio, o resultado do seu processamento é passado para os blocos de hardware subsequentes, ficando os registos disponíveis para guardar os novos sinais que a eles chegam. Desta forma, não é necessário aguardar que um sinal termine toda uma sequência de processamento para que o primeiro bloco de hardware do circuito esteja pronto para receber um novo sinal. Em vez disso, os vários blocos de hardware do circuito processam em simultâneo diferentes sinais (paralelismo temporal), resultando num aumento do número de sinais que o circuito consegue processar por unidade de tempo. Sem recurso a uma arquitetura em pipeline, este aumento só seria conseguido aumentando a frequência do *Relógio do Sistema*, o que por razões óbvias poderá não ser possível, ou recorrendo ao paralelismo de hardware [1, 3].

Num circuito com arquitetura em *pipeline* bem concebido, a latências dos vários blocos de *hardware* deverá, dentro do possível, ser a mesma [2, 3]. Caso esta condição não seja cumprida, o período  $T_S$  do *Relógio do Sistema* deverá ser longo o suficiente para acomodar não só os tempo de preparação e de propagação dos registos (designados, respetivamente, por *setup* 

<sup>&</sup>lt;sup>1</sup> Escolhe-se normalmente a transição ascendente do sinal de relógio para fazer o registo dos sinais [1, 3].

*time* e *clock-to-q delay time* na literatura em inglês) mas também a latência do bloco mais lento. Regressando aqui ao exemplo apresentado na Figura 3.2(b), designemos por  $T_1, T_2, T_3 \in T_4$  as latências individuais das quatro etapas, por  $T_{max} = max(T_1, T_2, T_3, T_4)$  o valor máximo encontrado nas latências individuais e, respetivamente, por  $T_{setup}$  e  $T_{cq}$  os tempos de preparação e de propagação dos registos. Neste caso o período do *Relógio do Sistema* deverá, no mínimo ser:

$$T_{Smin} = T_{max} + T_{setup} + T_{cq}$$

O tempo de latência do circuito combinatório original é simplesmente

$$T_{comb} = T_1 + T_2 + T_3 + T_4.$$

Como no circuito sequencial com arquitetura em *pipeline* um sinal leva quatro períodos do relógio do sistema a serem processado, a latência deste circuito é

$$T_{pipe} = 4T_{Smin} = 4T_{max} + 4 \times (T_{setup} + T_{cq}).$$

A latência do circuito sequencial em *pipeline* é, como tal, pior do que a circuito combinacional original.

Analisando agora o desempenho dos circuitos em termos do débito, o débito do circuito combinatório original é simplesmente igual a  $\frac{1}{T_{comb}}$  uma vez que não há lugar ao processamento simultâneo de sinais. O débito do circuito sequencial com arquitetura em *pipeline* pode ser obtido calculando o tempo que o circuito leva a processar *k* sinais que se apresentem às sua entrada. Quando o processamento começa, a *pipeline* está vazia. O primeiro sinal a ser introduzido na *pipeline* leva um tempo igual a  $3T_{smin}$  a chegar à quarta etapa da sequência, mas a *pipeline* durante este intervalo de tempo não gerou ainda nenhum sinal à sua saída. Depois disto a *pipeline* está cheia e, em cada transição ascendente do *Relógio do Sistema*, o circuito pode gerar um sinal à sua saída. Assim, o circuito leva um tempo igual a  $3T_{smin} + kT_{smin}$  a processar *k* sinais. O seu débito é, por isso, igual a  $\frac{k}{3T_{smin}+kT_{smin}}$ . Se *k* for muito elevado, este débito aproxima-se de  $\frac{1}{T_{comin}}$ .

Num circuito sequencial em *pipeline* ideal as latências dos vários blocos de *hardware* são aproximadamente iguais, o que implica que  $T_{max} = \frac{T_{com}}{4}$ , e o tempo consumido pelos registos (i.e.  $T_{setup} + T_{cq}$ ) é pequeno o suficiente para que possa ser desprezado. Neste caso, para o caso ilustrado na Figura 3.2,

$$T_{pipe} = 4T_{Smin} \approx 4 T_{max} = 4 T_{comb}$$

e o débito do circuito sequencial com arquitetura em pipeline torna-se

$$\frac{1}{T_{Smin}} \approx \frac{1}{T_{max}} = \frac{4}{T_{comb}}$$

Significa isto que, numa situação ideal, o *pipelining* não penaliza a latência do circuito, mas aumenta 4 vezes o seu débito. Generalizado este resultado para um circuito com N etapas, numa situação ideal o *pipelining* não altera a latência do circuito, mas aumenta N vezes o seu débito [3]. Tal sugere ser desejável dividir o circuito combinacional original no maior número de etapas possível. Contudo, à medida que N aumenta a latência de cada etapa individual diminui. Como o tempo  $T_{setup} + T_{cq}$  dos registos permanece inalterado, pode acontecer que este tempo comece a tornar-se significativo, quando comparado com a latência dos blocos de *hardware*, para que não possa ser desprezado. Nesta situação, um circuito com arquitetura em *pileline* seria pouco eficaz e o seu ganho no desempenho<sup>2</sup> (designado por *speedup* na literatura em inglês) poderia eventualmente até degradar-se [3].

Quando se fala do débito de um circuito, deve ter-se em atenção as condições necessárias para o otimizar. Assume-se, por isso, que os sinais surgem à entrada da *pipeline* com uma frequência de, pelo menos,  $\frac{1}{T_{Smin}}$  para que a *pipeline* esteja sempre cheia. Se tal não acontecer, cria-se um lapso de dados (também designado por "bolha") na *pipeline* que contribui para a diminuição do seu débito [3]. Num caso extremo em que os dados surgem à entrada de um circuito esporadicamente, a arquitetura em *pipeline* não contribui para qualquer melhoria da performance do circuito.

Na prática, uma situação ideal raramente é conseguida, mas há princípios gerais que deverão ser respeitados quando se projeta um circuito com arquitetura em *pipeline* [3]:

- a frequência de chegada dos sinais à entrada do circuito deve ser elevada o suficientemente para alimentar a *pipeline* e para prevenir a ocorrência de lapsos de dados;
- o débito deverá ser um dos critérios fundamentais na avaliação do desempenho do circuito;
- o circuito sequencial original deve ser passível de ser dividido em blocos de hardware com latências individuais semelhantes;

<sup>&</sup>lt;sup>2</sup>Define-se ganho no desempenho como sendo  $\frac{T_{old}}{T_{new}}$ , onde  $T_{old}$  é o tempo de processamento antes da introdução de uma melhoria no circuito e  $T_{new}$  é o tempo de processamento após a introdução da melhoria [1, 2].

A lei de Amdahl estabelece um limite máximo para o ganho no desempenho alcançável com uma melhoria introduzida num circuito. De acordo com esta lei, o ganho no desempenho que se obtém com essa melhoria está limitado pela fração de tempo em que a melhoria é efetivamente aplicada [1, 2].

 a latência de cada bloco de *hardware* deve ser muito superior à soma dos tempos de preparação e de propagação dos registos.

## 3.3. Módulo de Deteção de Coincidências

Os sinais provenientes dos canais temporais do tomógrafo RPC-PET, usados para determinar coincidências, estão continuamente a fluir no tempo e, portanto, está-se em condições ótimas para desenvolver um circuito com arquitetura em *pipeline*. Atendendo ao exposto no capítulo anterior, onde se propõe uma metodologia para determinação de coincidências, procurou-se dividir o circuito em etapas funcionais significativas capazes de serem implementadas como blocos de *hardware* de um circuito em *pipeline* síncrono. O resultado deste esforço encontra-se ilustrado na Figura 3.3.



Figura 3.3 – Arquitetura geral do Módulo de Detecção de Coincidências desenvolvido.

Como se referiu na Secção 2.2, numa etapa inicial, os sinais de tempo provenientes do tomógrafo RPC-PET, digitais e contínuos no tempo, são amostrados usando-se um relógio de frequência elevada, designado nesta dissertação por *Relógio de Amostragem*. Uma vez amostrado um sinal de tempo, passa-se a ter-se uma série de bits distanciados entre si um intervalo de tempo igual a um período  $T_a$  do *Relógio de Amostragem*. Como se referiu na Secção 2.4, as séries de bits resultantes da amostragem são paralelizadas para permitir o seu processamento com um *Relógio do Sistema* significativamente mais lento do que o *Relógio de Amostragem*. Este relógio de frequência reduzida é o que é usado para controlar os registos de todos os blocos da arquitetura em *pipeline* por nós desenvolvida para o *Módulo de Deteção de Coincidências*, como ilustrado na Figura 3.3. Como referido na Secção 2.4, para uma série de

*p* bits, a frequência do *Relógio do Sistema* é  $f_S = \frac{f_a}{p}$ , onde  $f_a$  é a frequência do *Relógio de Amostragem*. Na Figura 3.3, designa-se por *Amostragem* o bloco que implementa as duas funcionalidades descritas. A entrada deste bloco é, então, um sinal de tempo proveniente do tomógrafo PET e a sua saída é uma palavra paralelo de *p* bits que é registada usando um relógio de frequência  $f_S$ .

As palavras paralelo que saem do bloco *Amostragem* podem ser atrasadas num bloco designado por *Calibração Temporal* na Figura 3.3 para compensar desfasamentos temporais entre sinais provenientes de diferentes canais temporais do tomógrafo RPC-PET que possam ser sejam encontrados. A solução implementada permite a introdução de atrasos temporais numa gama que vai de 0 até aproximadamente 37.44 ns com uma granularidade de cerca 390 ps (ver Secção 4.3).

Os sinais se saída do bloco *Calibração Temporal* dão entrada no bloco designado na Figura 3.3 por *Deteção de Eventos* que implementa a deteção de eventos nas séries de bits com origem nos vários canais temporais do tomógrafo PET e à marcação do instante da sua ocorrência com um selo temporal, como descrito na Secção 2.3. Para facilitar a posterior comparação das séries de bits com origem nos diferentes canais temporais do tomógrafo, no sinal à saída do bloco *Deteção de Eventos* apenas os selos temporais estão assinalados. Tal é feito colocando os bits correspondentes a selos temporais ao valor lógico 1 e os bits não correspondentes a selos temporais ao valor lógico 0. Por ser fácil, e para possibilitar a utilização de sinais que possam ter ruído, incluiu-se ainda no bloco *Deteção de Eventos* um sistema de validação de transições que opera de acordo com os seguintes princípios: transições de 0 para 1 em que os bits ao valor lógico 1 têm uma duração superior ou igual a uma "janela de filtragem" estipulada pelo utilizador são consideradas válidas; as restantes transições são rejeitadas. Este sistema desempenha, por isso, o papel de um filtro de transições.

Os blocos *Amostragem*, *Calibração Temporal* e a *Deteção de Eventos* dizem respeito ao processamento individual dos sinais de tempo provenientes do tomógrafo PET desde a sua receção no *Módulo de Deteção de Coincidências* até ao ponto em que se encontram prontos para poderem ser utilizados na deteção de coincidências. Tal sugere ser possível e desejável hierarquizar um pouco mais a arquitetura do *Módulo de Deteção de Coincidências* agrupandose estes três blocos num único bloco, como se ilustra na Figura 3.4. Este bloco mais abrangente é dignado nesta dissertação por *Processamento* pelo facto de incluir todo o processamento a que um dado sinal de tempo é sujeito desde a sua receção no bloco *Amostragem* até ao ponto em que está pronto para se poder comparar com os sinais provenientes dos restantes canais temporais para determinação da ocorrência de coincidências. As palavras à saída deste bloco, onde apenas os selos temporais estão assinalados, são as que se designaram na Secção 2.5 por *Palavras Processadas*.



Figura 3.4 – Processamento a que é sujeito um sinal proveniente de um canal temporal genérico *I* desde a sua receção no bloco *Amostragem* até à sua chegada ao bloco *Matriz de Coincidências*.

A arquitetura geral ilustrada na Figura 3.3 pode assim ser representada de uma forma mais sucinta pela arquitetura que consta na Figura 3.5.

A deteção de coincidências propriamente dita é levada a cabo no bloco designada na Figura 3.3 e na Figura 3.5 por *Matriz de Coincidências*. Neste bloco as *Palavras Processadas* originárias de todos os canais temporais do tomógrafo PET são comparadas entre si, num processo que decorre em paralelo, contemplando-se todos os pares de canais temporais possíveis, e procede-se à construção de uma matriz  $C = [c_{i,j}]$  representativa das coincidências encontradas entre os vários pares de sinais. Esta é, por isso, uma matriz quadrada com um número de linhas e de colunas iguais ao número total de canais temporais do tomógrafo RPC-PET (6 canais temporais, no caso RPC-PET animal visado neste trabalho) e o seu elemento  $c_{i,j}$ 

é o resultado da comparação entre as *Palavras Processadas* originárias do canal temporal *I* e as *Palavras Processadas* originárias do canal temporal *J* do tomógrafo. Se o resultado da comparação das *Palavras Processadas* dos dois canais temporais cumprir o critério de coincidência para a janela temporal de coincidências estipulada, o elemento  $c_{i,j}$  assume o valor lógico 1, caso contrário assume o valor lógico 0. Por haver interesse em comparar apenas pares *i,j* de sinais distintos, optou-se por colocar automaticamente ao valor lógico 0 os elementos da matriz que satisfazem a condição *j* > i. Por outro lado, como não faz sentido comparar um sinal com ele próprio, os elementos da diagonal principal da matriz (*i* = *j*) são também colocados automaticamente ao valor lógico 0.



Figura 3.5 - Arquitetura condensada do *Módulo de Deteção de Coincidências* por nós desenvolvido.

O eventual interesse que possa haver por parte do utilizador em selecionar o campo de visão (*FOV*) do tomógrafo (ver Secção 2.8) e em rejeitar coincidências múltiplas (ver Secção 2.9) leva a que, de entre as coincidências assinaladas na matriz  $C = [c_{i,j}]$ , algumas não sejam consideradas válidas e, como tal, tenham que ser rejeitadas. O bloco *Validação de Coincidências* é o responsável pela seleção, de entre as coincidências encontradas, das que são consideradas válidas atendendo aos dois critérios referidos. Após feita esta seleção, são então gerados os sinais de saída para os vários canais DAQ (acrónimo do inglês *Data Acquisition*), de 1 bit, que determinam, ou não, o início da aquisição de dados por parte destes: um sinal de saída para um canal DAQ *i* que se encontre ao valor lógico 1 é um sinal de disparo que pode ser utilizado para despoletar a aquisição de dados com informação acerca da energia do fotão que atingiu os detetores associados ao canal temporal *I*.

De notar ainda que, na Figura 3.3, na Figura 3.4, e na Figura 3.5, não se representaram formalmente os registos entre os blocos da arquitetura *pipeline* por nós desenvolvida para o *Módulo de Deteção de Coincidências*. Tal deve-se ao facto de se ter optado pela sua incorporação nos blocos aqui descritos, em vez da sua colocação entre blocos, por forma a simplificar a descrição da arquitetura. Assim, cada bloco nestas figuras termina com um registo controlado pelo *Relógio do Sistema*.

É ainda de salientar que, nesta arquitetura, o único bloco que depende da FPGA utilizada é o bloco *Amostragem*. Os restantes blocos são completamente independentes do *hardware*.

# 3.4. Bibliografia

- [1] D. A. Patterson and J. L. Hennessy, *Computer Organization and Design: the Hardware/Software Interface*, 3rd ed., 2005.
- [2] J. L. Hennessy and D. A. Patterson, *Computer Architecture: A Quantitative Approach*, 4rd ed.: Morgan Kaufmann Publishers, 2007.
- [3] P. P. Chu, *RTL Hardware Design Using VHDL Coding for Efficiency, Portability, and Scalability:* John Wiley & Sons, 2006.

# 4. Descrição funcional do *Módulo de Deteção de Coincidências*

#### 4.1. Introdução

Uma vez descritos, em linhas gerais, no Capítulo 3, a arquitetura idealizada para o *Módulo de Deteção de Coincidências* e os blocos de *hardware* que a constituem, iremos agora considerar as questões relacionadas com a sua implementação em *hardware* numa FPGA Virtex-5, da Xilinx.

Optou-se por utilizar a linguagem de descrição de *hardware* VHDL na descrição da implementação do circuito. Esta teve origem no início da década de 1980, impulsionada pelo departamento de defesa dos Estados Unidos (DoD). Inicialmente concebida visando sobretudo aspetos de simulação, modelagem e documentação, a linguagem VHDL passou a ganhar importância em síntese, isto é, a ser utilizada para a implementação de circuitos. Após o seu sucesso inicial no âmbito militar, a linguagem foi posta em domínio público e padronizada pelo IEEE – (*Institute of Eletrical and Electronic Engineers*) no ano de 1987 [1]. Desde então o VHDL vem sofrendo um processo contínuo de aperfeiçoamento, com grupos de trabalho visando, entre outros, a padronização de aspetos importantes para a sua utilização em síntese: VHDL Synthesis Package – standard 1076.3 (1997); VHDL Synthesis Interoperability – standard 1076.6; VHDL Multivalue Logic Packages – standard 1164. Muito do trabalho realizado por estes diferentes grupos foi encontrando lugar nas revisões sucessivas do padrão inicial [2], conhecidas informalmente por VHDL-1993 [3] e VHDL-2008 [4].

A utilização do VHDL como ferramenta básica de desenvolvimento tem a vantagem da disponibilidade de pacotes de *software* dedicados, independentes do fornecedor da FPGA, de elevada produtividade, como o disponibilizado pela empresa Mentor Graphics usado neste trabalho. Assim, utilizou-se o *software* HDL Designer para escrita e gestão do código, o *software* Precision RTL para síntese nas primeiras fases do desenvolvimento, e o *software* ModelSim para simulação dos modelos. Note-se que, estando a implementar o circuito numa FPGA da Xilinx, e de acordo com a experiência acumulada que nos indica a obtenção de melhores resultados usando síntese proprietária, optou-se por recorrer à ferramenta de síntese

fornecida por este fabricante para implementação do *hardware*. Assim, na prática, para a versão final do circuito, as ferramentas de síntese e de *place and route* utilizadas foram as do pacote de *software* ISE Design Suite da Xilinx, ainda que chamadas dentro do ambiente de trabalho HDL Designer, que continuou a ser utilizado para gestão de todo o desenvolvimento.

Iremos expor com algum detalhe os aspetos mais relevantes das soluções de hardware encontradas. Para isso recorreremos à explanação dos algoritmos desenvolvidos e verificação da sua validade lógica recorrendo a simulação. Por uma questão de simplicidade e facilidade, apresentaremos resultados de simulação funcional. De facto a possibilidade de simular imediatamente os circuitos, sem ter de correr todo o processo de *place and route*, revela-se significativamente expedita. Por outro lado, para uma arquitetura em pipeline como a implementada, é razoavelmente fácil garantir que toda a lógica entre registos é passível de ser implementada utilizando o Relógio do Sistema escolhido. Assim, os resultados post place and route não introduzem ganhos significativos de informação relativamente aos da simulação funcional, pelo menos na fase de explanação dos circuitos. Por outro lado, acresce que, por se utilizarem na descrição dos portos dos circuitos "arrays de arrays", os nomes dos portos são alterados durante o processo de síntese pelo software ISE, com óbvios inconvenientes discursivos. Repare-se também que as bancadas de teste desenvolvidas têm interesse para validação lógica dos circuitos, sendo natural e expectável que os sinais que de facto chegam ao Módulo de Deteção de Coincidências tenham características algo diferentes, nomeadamente na taxa de eventos e na largura de cada evento.

Investiu-se ainda uma quantidade de tempo razoável na generalização dos circuitos desenvolvidos. A estratégia utilizada foi a de parametrizar o *hardware* recorrendo a genéricos, por forma a não limitar o código desenvolvido a um número específico de bits ou a qualquer outra particularidade. Por outro lado, sempre que se considerou útil, permitiu-se a programação em tempo real, pelo utilizador, de alguns aspetos práticos, como sejam a janela temporal de coincidências a utilizar, ou o atraso temporal para calibração a que cada sinal de tempo é sujeito. Na descrição que se segue identificaremos os genéricos e as diferentes possibilidades de programação postas à disposição do programador.

Um outro aspeto que se teve em conta foi o da otimização do *hardware* desenvolvido por forma a minimizar os recursos necessários. Conseguiu-se este objetivo através de uma escrita cuidada do código, dando ênfase à proximidade do *hardware*, e ainda pela possibilidade de substituir a versão programável pelo utilizador por uma versão alternativa em que a escolha pretendida é fixada diretamente em *hardware*, trocando-se a facilidade de utilização (naturalmente importante na fase de desenvolvimento) pela diminuição dos recursos utilizados a nível da FPGA.

## 4.2. Bloco Amostragem

No bloco de *hardware* designado por *Amostragem*, os sinais de tempo, contínuos no tempo, são amostrados, usando-se um relógio de frequência elevada para determinação do instante da ocorrência de *Eventos* no sinal, e paralelizados, para permitir a utilização um relógio para processamento interno significativamente mais lento do que o relógio usado na amostragem dos sinais. Estes são os relógios designados por, respetivamente, *Relógio de Amostragem* e *Relógio do Sistema*, tal como mencionado na Secção 2.2 e na Secção 2.4.

Os sinais de tempo que se pretendem amostrar têm já níveis digitais e, como tal, está aqui em questão a amostragem a 1 bit destes sinais e a sua paralelização. As FPGAs modernas incluem elementos primitivos, designados por ISERDES (*Input Serializer/Deserializer*), que implementam conversões série-paralelo a taxas elevadas, num processo que pode ser visto como uma amostragem a 1 bit dos sinais que se apresentam às suas entradas, seguida de uma paralelização [5]. No caso das FPGAs da família Virtex-5 os ISERDES são disponibilizados ao nível das entradas do dispositivo [6], pelo que, à partida, será possível, com eles, realizar a amostragem e paralelização dos sinais de tempo. Os ISERDES das FPGAs Virtex-5 têm temporizações específicas e recursos lógicos dedicados projetados para facilitar a implementação de aplicações síncronas a taxas elevadas evitando-se, recorrendo aos ISERDES, ter de se projetar um des-serializador com toda a complexidade inerente [6].

Um ISERDES amostra o sinal à sua entrada usando um relógio de frequência elevada, designado por *High-Speed Clock* (CLK) pelo fabricante, e coloca às suas saídas palavras paralelo. Graças aos divisores de relógio associados, as saídas dos ISERDES são controladas por um relógio mais lento que o relógio CLK [7], mais viável para trabalhar a nível interno da FPGA. Ao nível da amostragem, os ISERDES das FPGAs Virtex-5 suportam tanto o modo *Single Data Rate* (SDR) como o modo *Double Data Rate* (DDR), traduzindo-se a utilização de um relógio em modo DDR numa duplicação da frequência de amostragem. Em modo SDR o conversor série-paralelo cria à sua saída palavras de 2, 3, 4, 5, 6, 7 ou 8 bits; em modo DDR cria palavras de 4, 6, 8 ou 10 bits [7]. O relógio que controla as saídas dos ISERDES, designado por *Divided Clock* (CLKDIV) pelo fabricante, deverá ter uma frequência que, tal como o próprio nome sugere, é um submúltiplo da frequência do relógio CLK [7]. Para uma dada frequência do relógio CLK, a frequência do relógio CLKDIV depende do número de bits da

59

palavra à sua saída: designando-se por p o número de bits da palavra à saída de um ISERDES e por  $f_{CLK}$  a frequência do relógio CLK, a frequência do relógio CLKDIV será:

•  $f_{CLKDIV} = \frac{f_{CLK}}{p}$  em modo SDR;

• 
$$f_{CLKDIV} = \frac{2f_{CLK}}{p}$$
 em modo DDR.

Assim, para uma dada frequência  $f_{CLK}$ , a escolha do tamanho *p* da palavra à saída dos ISERDES e, assim, de  $f_{CLKDIV}$ , resultará de um compromisso entre o que é uma frequência aceitável para processamento interno na FPGA, o tempo considerado razoável para processamento em toda a arquitetura em *pipeline* do projeto, e os recursos que a FPGA utilizará para processar palavras do tamanho *p* em questão. É ainda importante que CLK e CLKDIV estejam em fase, dentro de um certo limite de tolerância, para que o processo de conversão série-paralelo ocorra corretamente [8].

Uma vez tomada a opção de utilizar os ISERDES para amostrar e paralelizar os sinais de tempo, colocou-se-nos a questão da metodologia a utilizar para a obtenção da frequência de amostragem elevada necessária no caso do RPC-PET animal. Note-se aqui que, numa primeira aproximação, para um tomógrafo com um FOV de 60×60×100 mm<sup>3</sup> seria apenas necessário utilizar uma janela temporal de coincidências de aproximadamente  $\frac{1}{3}$  ns. Atendendo a que a resolução temporal inerente à tecnologia PET baseada em RPCs é de 300 ps FWHM para pares de fotões ([9], [10]), é adequada a implementação de janelas de coincidências da ordem de 1 ns [10, 11]. Relembrando o apresentado na Secção 2.6, na metodologia aqui desenvolvida, a janela temporal de coincidências, W, é um múltiplo inteiro do período  $T_a$  do Relógio de Amostragem, sendo o seu valor mínimo igual a  $1T_a$ . Tendo todos estes fatores em conta, optou-se por parametrizar a janela temporal de coincidências no bloco Matriz de Coincidências, permitindose valores que vão de  $1T_a$  até  $4T_a$  (ver Secção 2.6). Note-se que, como se referiu na Secção 2.6, usando a janela temporal de coincidências  $1T_a$  não são detetados como coincidentes 50% dos eventos cujos sinais chegam ao Módulo de Deteção de Coincidências com uma diferença de tempo  $\Delta t < T_a$ , devendo, por isso, o uso desta janela ser evitado. Contudo, optou-se aqui por disponibilizá-la ao utilizador.

Se se pretender obter uma janela temporal de coincidências da ordem de grandeza de  $\frac{1}{3}$  ns então somos obrigados à utilização de uma frequência de amostragem de cerca de 3 GHz, taxa esta não suportada ao nível dos ISERDES da FPGA Virtex-5: as especificações das FPGAs da família Virtex-5 apontam para uma tecnologia de 550 MHz que, em modo DDR, nos permite obter uma frequência de amostragem de cerca 1.1 GHz [6]; no entanto, a FPGA Virtex-5 *speed* 

grade-1 por nós utilizada tolera apenas frequências máximas da ordem dos 450 MHz [12] que, em modo DDR, nos permite a obtenção de uma frequência de amostragem de 900 MHz, valor este que é um pouco menos de  $\frac{1}{3}$  da frequência de 3 GHz por nós pretendida. Triplicando a frequência de 900 MHz, conseguir-se-iam obter as janelas temporais de coincidências que estão dentro dos valores pretendidos (neste caso,  $1T_a$  seria igual a cerca de 370 ps, pelo que as menores janelas úteis seriam  $2T_a \approx 740$  ps,  $3T_a \approx 1.11$  ns e  $4T_a \approx 1.48$  ns). Colocou-se-nos pois a questão de desenvolver uma metodologia que nos permitisse obter uma frequência de amostragem efetiva que é o triplo da frequência  $f_{CLK}$  DDR do relógio usado pelos ISERDES da FPGA Virtex-5 para amostrarem o sinal à sua entrada.

Uma técnica bem conhecida, muito empregue em aquisição de dados para se conseguir obter frequências de conversão superiores às disponibilizadas por um único ADC (acrónimo do inglês *Analog-to-Digital Converter*), é o intercalação temporal (*time-interleaving*, na literatura em inglês) de múltiplos ADCs cujos relógios se encontram desfasados no tempo. O princípio da multiplicação da frequência através do intercalação temporal de ADCs baseia-se no uso simultâneo de N ADCs de frequência f para converter o mesmo sinal. Encontrando-se os relógios dos ADCs desfasados no tempo, consegue-se uma frequência de conversão efectiva  $f_{ef} = Nf$ . Tomando-se como referência o relógio de um dos ADCs, os relógios dos restantes N - 1 são atrasados de uma quantidade determinada por f e por N: o relógio de um ADC

$$i\frac{T}{N} = i\frac{1}{Nf}$$

onde  $T = \frac{1}{f}$  e *i* é um inteiro tal que  $0 \le i \le N - 1$  [13, 14].

O conceito de intercalação temporal pode ser aplicado ao caso do presente trabalho para se conseguir uma frequência de amostragem efetiva  $f_{ef} = 3f_{CLK}$  devendo, neste caso, intercalar-se 3 ISERDES que utilizam relógios de frequência  $f_{CLK}$  para amostrarem os sinais às suas entradas. Como o princípio matemático é o mesmo que é usado na intercalação de ADCs, na expressão anterior *N* toma o valor 3 e *i* toma os valores 0, 1 e 2. Como tal, o relógio de um dos ISERDES serve como referência (caso em que i = 0), não sendo sujeito a qualquer desfasamento; os relógios dos outros dois ISERDES deverão ser atrasados em relação ao de referência  $\frac{T_{CLK}}{3}$  (caso em que i = 1) e  $\frac{2T_{CLK}}{3}$  (caso em que i = 2), onde  $T_{CLK} = \frac{1}{f_{CLK}}$ . Na Figura 4.1 exemplifica-se, no domínio do tempo, esta triplicação da frequência  $f_{CLK}$  do relógio usado pelos ISERDES para amostrarem o sinal à sua entrada.



Figura 4.1 – Triplicação da frequência  $f_{CLK}$  do relógio usado pelos ISERDES para amostrar o sinal à sua entrada baseada no intercalação temporal de três ISERDES. Os pontos azuis, verdes e vermelhos marcados sobre o sinal proveniente de um canal temporal são exemplos de amostras obtidas. CLK<sub>ef</sub> é o *Relógio de Amostragem* efetivo conseguido com esta intercalação temporal.

Na solução aqui proposta, a multiplicação da frequência  $f_{CLK}$  do relógio usado pelos ISERDES da FPGA Virtex-5 para amostrar o sinal à sua entrada é conseguida atrasando no tempo, não os relógios de amostragem dos ISERDES, mas sim os sinais de tempo, e usando um só relógio para amostrar simultaneamente e em paralelo quer o sinal não atrasado (sinal de referência), quer os atrasados. Este relógio é o CLK usado pelos ISERDES para amostrarem os sinais às suas entradas. O princípio a que obedece esta metodologia é semelhante à intercalação temporal de ISERDES pelo que, no geral, utilizando-se um relógio de frequência  $f_{CLK}$  e periodo  $T_{CLK}$ , consegue-se uma frequência de amostragem efectiva  $f_{CLK} = N f_{CLK}$  atrasando o sinal de entrada N - 1 vezes sucessivas, sendo os atrasos múltiplos inteiros de  $\frac{T_{CLK}}{N}$ , como se ilustra na Figura 4.2.

No exemplificado até aqui usaram-se relógios de frequência  $f_{CLK}$  SDR. No caso do relógio operar em modo DDR, consegue-se uma frequência de amostragem efetiva  $f_{ef} = 2Nf_{CLK}$  atrasando o sinal de entrada N - 1 sucessivas vezes, sendo os atrasos múltiplos inteiros de  $\frac{T_{CLK}}{2N}$ :

atraso de ordem  $i = i \frac{T_{CLK}}{2N} = i \frac{1}{2Nf_{CLK}}$ 

onde  $T_{CLK} = \frac{1}{f_{CLK}}$  e e *i* é um inteiro tal que  $0 \le i \le N - 1$ .

#### A) Amostragem com um relógio de frequência f<sub>CLK</sub>



B) Amostragem com um relógio de frequência  $f_{ef} = 3f_{CLK}$ 



Figura 4.2 – Triplicação da frequência  $f_{CLK}$  do relógio usado pelos ISERDES para amostrarem o sinal à sua entrada. Os pontos A1, A2, A3 e A4 são exemplos de amostras obtidas nos três sinais. As mesmas amostras poderiam ser conseguidas se se utilizasse um *Relógio de Amostragem* efetivo, CLK<sub>ef</sub>, de frequência  $f_{ef} = 3f_{CLK}$ , para amostrar o sinal de entrada.

No caso do presente trabalho, como referimos atrás, está em causa a triplicação de uma frequência de 450 MHz DDR. Segundo a metodologia por nós proposta, baseada em atrasos dos sinais de tempo, é possível triplicar esta frequência usando-se 3 ISERDES (N = 3) para amostrar em paralelo e simultaneamente um sinal de entrada (caso em que i = 0) e duas versões deste sinal atrasadas 370 ps (caso em que i = 1) e 740 ps (caso em que i = 2). Resta pois desenvolver uma metodologia para implementação dos atrasos pretendidos a nível dos pinos (PADs) da FPGA.

As FPGAs Virtex-5 contêm elementos primitivos, designados pelo fabricante por *Input Delay Elements* (IDELAYs), que permitem gerar atrasos num sinal à sua entrada. Os IDELAYs são disponibilizados ao nível dos pinos (PADs) da FPGA, podendo ligar-se um IDELAY a um ISERDES [6]. Os IDELAYS foram por nós usados para programar os atrasos nos sinais de tempo que, como atrás referido, se pretendia serem de 370 ps e 740 ps, não podendo ser

inferiores a estes valores para não se exceder o valor máximo de 450 MHz DDR tolerado pela FPGA.

Os atrasos permitidos por um IDELAY vão até 64 taps (ou níveis) encontrando-se a granularidade de cada *tap* calibrada para valores iguais a  $\frac{1}{64 \times 10^6 f_{REF}}$ , onde  $f_{REF}$  é a frequência do relógio que controla o IDELAY [12]. Para a FPGA Virtex-5 por nós utilizada,  $f_{REF} = 200$ MHz, pelo que a granularidade de cada *tap* é de 78 ps [12]. Na prática os valores dos atrasos conseguidos estão limitados pela granularidade do tap, não se conseguindo exatamente atrasos de 370 ps e 740 ps: usando-se 5 taps consegue-se um atraso de 390 ps e com 10 taps conseguese um atraso de 780 ps. Atendendo a que, em modo DDR, usando três ISERDES para amostrar em paralelo e simultaneamente um sinal de tempo, o atraso de ordem *i* deverá ser igual a  $\frac{i}{6f_{our}}$ , a frequência  $f_{CLK}$  deverá ser igual a 427.4 MHz. Este valor encontra-se dentro dos limites permitidos pela FPGA Virtex-5 speed grade-1 e permite-nos a obtenção de uma frequência de amostragem efetiva de cerca de 2.56 GHz. Apesar desta frequência ser inferior aos 3 GHZ para que apontámos à partida, permite-nos a obtenção de janelas temporais de coincidências mínimas de cerca 390 ps, valor este situado dentro da ordem de grandeza pretendida. Se fosse possível trabalhar à frequência de cerca 2.56 GHz usando um único ISERDES, esta seria a frequência por ele usada para amostrar a 1 bit o sinal à sua entrada. Como tal, nesta dissertação, este relógio hipotético de 2.56 GHZ é designado por Relógio de Amostragem.

Como se viu na Secção 2.6, a janela temporal de coincidências é um múltiplo inteiro do período  $T_a$  do *Relógio de Amostragem* e, na implementação atual, permitem-se janelas iguais a  $1T_a 2T_a$ ,  $3T_a e 4T_a$ , pelo que, com o *Relógio de Amostragem* referido, estas quatro janelas são de 390 ps, 780 ps, 1.17 ns e 1.56 ns.

Como já referido no início desta secção, a frequência do relógio CLKDIV que controla a saída dos ISERDES é um submúltiplo da frequência do relógio CLK, igual a  $\frac{2f_{CLK}}{p}$ , em modo DDR, onde se representa por *p* o número de bits da palavra à saída do ISERDES. Por isso, a escolha do tamanho *p* da palavra à saída dos ISERDES está comprometida pela escolha da frequência do relógio CLKDIV que comanda a saída dos ISERDES. Esta escolha deverá resultar de um compromisso entre o que é uma frequência aceitável para processamento interno na FPGA, o tempo considerado aceitável para processamento de toda a arquitetura em *pipeline* do projeto e os recursos utilizados pela FPGA para processamento de palavras do tamanho em questão. No nosso caso, desta reflexão resultou a opção por uma palavra de 4 bits pois esta permite o uso de um CLKDIV com frequência 213.7 MHz, bastante razoável para processamento a nível interno da FPGA [12]. Este relógio é o que será usado também para controlar toda a arquitetura em *pipeline* que será construída e é o relógio designado por *Relógio do Sistema* nesta dissertação.

De ora em diante, salvo raras exceções, nos diagramas de blocos, nos esquemáticos e nos resultados das simulações apresentados passaremos a designar por  $E\_bit\_clk$  o relógio CLK, de 427.4 MHz DDR, usado pelos ISERDES para amostrar os sinais às suas entradas, e por  $E\_word\_clk$  o relógio CLKDIV, de 213.7 MHz, que comanda a saída dos ISERDES. Notese que o relógio CLKDIV é também o *Relógio do Sistema*.



Figura 4.3 – Diagrama de blocos ilustrativo da arquitetura desenvolvida para a implementação do bloco *Amostragem* e da metodologia utilizada para se conseguir uma frequência de amostragem efetiva  $f_{ef} \approx 2.56$  GHz.

A arquitetura desenvolvida para o bloco *Amostragem*, que abarca todos os conceitos e considerações até aqui apresentadas, é ilustrada na Figura 4.3. Como se pode observar, cada sinal de tempo proveniente do tomógrafo PET é enviado em simultâneo para 3 pinos de entrada da FPGA, cada um ligado a um elemento IDELAY. Os sinais provenientes dos IDELAYs dão então entrada nos ISERDES onde são amostrados a 1 bit. Por simplicidade de explanação, cada conjunto IDELAY/ISERDES utilizado é designado por *Bloco de Atraso/Amostragem*. Estes blocos funcionam em paralelo, sendo os ISERDES que os constituem controlados pelos relógios CLK e CLKDIV. O número de *Blocos de Atraso/Amostragem* usados é igual ao número *N* de ISERDES utilizados. Assim, uma frequência de amostragem efetiva  $f_{ef} \approx 2.56$  GHz é conseguida à custa do uso simultâneo e paralelo de três *Módulos de Atraso/Amostragem* 

(N = 3). Como a palavra à saída de cada ISERDES é de 4 bits, utilizando 3 *Blocos de Atraso/Amostragem*, tem-se à saída do bloco *Amostragem* uma palavra de 12 bits. O bloco *Amostragem* inclui ainda uma subunidade final, designada na Figura 4.3 por *Alinhamento de Bits*, onde se procede ao realinhamento dos bits que saem dos ISERDES pois, como ilustrado na Figura 4.2, estes não surgem na saída dos ISERDES na ordem da aquisição temporal. O bloco *Amostragem* termina com um registo que é controlado pelo *Relógio do Sistema*, CLKDIV, de 231.7 MHz.

As metodologias e técnicas aqui apresentadas podem facilmente ser generalizadas para se conseguir uma multiplicação da frequência  $f_{CLK}$  DDR de outra ordem. Para tal, basta acrescentar ou retirar *Blocos de Atraso/Amostragem* e alterar os valores dos atrasos introduzidos pelos IDELAYs nos sinais. É também possível, nesta generalização, alterar-se o tamanho *p* da palavra à saída dos ISERDES e, assim, alterar a frequência do *Relógio do Sistema*.

O bloco *Amostragem* desenvolvido está parametrizado quer em termos do número N de *Blocos de Atraso/Amostragem* utilizados, quer em termos do tamanho p das palavras à saída dos ISERDES, permitindo-nos obter frequências do *Relógio de Amostragem* e do *Relógio do Sistema* diversas. A arquitetura ilustrada na Figura 4.3 é um caso particular no qual se tomaram valores N = 3 e p = 4.

GENÉRICOS	DESCRIÇÃO	
G_E_NB_PADS_ISERDES	Número <i>N</i> de <i>Blocos de Atraso/Amostragem</i> utilizados no bloco <i>Amostragem</i> . Corresponde ao número de pinos (PADs) da FPGA às quais se faz chegar o mesmo sinal de tempo. É um natural superior a zero.	
G_E_DDR_WIDTH	Número <i>p</i> de bits da palavra à saída de cada ISERDES do bloco <i>Amostragem</i> . Pode tomar valores de 4, 6, 8 ou 10 bits.	
G_E_WORD_WIDTH	Número <i>n</i> de bits da palavra à saída do bloco <i>Amostragem</i> . É um natural, igual $G_E_NB_PADS_ISERDES \times G_E_DDR_WIDTH$ .	
G_E_NB_CLOCKS	Na implementação atual G_E_NB_CLOCKS = 1 e o relógio utilizado é de 427.4 MHz DDR.	
G_E_IDELAY_M e G_E_IDELAY_B	Declive <i>m</i> e o offset <i>b</i> da reta tap(i) = (i - 1)m + b ( $1 \le i \le N$ ) utilizada para gerar os <i>taps</i> dos <i>N</i> IDELAYs usados no bloco <i>Amostragem</i> . Na implementação atual, G_E_IDELAY_M = 5 e G_E_IDELAY_B = 0.	

|--|

A entidade VHDL que implementa a arquitetura o bloco *Amostragem* foi designada por *edge\_sample*. Os genéricos que esta usa encontram-se descritos na Tabela 4.1 juntamente com alguns comentários pertinentes.



Figura 4.4 – Esquemático obtido sintetizando uma instância da entidade edge\_sample.

Na Figura 4.4 apresenta-se um esquemático que se obteve sintetizando uma instância da entidade *edge\_sample*. Nela se podem observar as instâncias dos IDELAYS e dos ISERDES. Repare-se também que o bloco *Alinhamento de Bits* da Figura 4.3 é implementado recorrendo simplesmente ao encaminhamento das linhas na FPGA.

#### 4.2.1. Simulação funcional

A simulação funcional do bloco *Amostragem* foi levada a cabo para diferentes valores dos genéricos utilizados na entidade *edge\_sample*, tendo-se criado para o efeito várias bancadas de teste que simulam sinais de entrada, Pad, de várias larguras. Os relógios  $E_bit_clk$  e  $E_word_clk$  usados nas simulações são, respetivamente, o relógio CLK, de 427.4 MHz DDR, e o CLKDIV, de 231.7 MHz.



Figura 4.5 - Resultado de uma simulação da entidade *edge\_sample* obtida com uma bancada de teste que simula um sinal de entrada, *Pad*, de largura 5.4 ns.

Os resultados das simulações levadas a cabo revelaram ser os esperados. A título de ilustração mostra-se, na Figura 4.5, o resultado de uma simulação da entidade *edge\_sample* obtida com uma bancada de teste que simula um sinal de entrada, *Pad*, de largura 5.4 ns. Este sinal, que se faz chegar em simultâneo às entradas pad(1), pad(2) e pad(3) da FPGA, começa

por ter o valor lógico 0, passando a 1 no instante 12.8 ns (assinalado, na figura, pelo Cursor 1). O valor 1 é mantido durante 5.4 ns, findos os quais o sinal regressa novamente a 0, como assinalado pelo Cursor 4 da figura.

Os sinais internos do bloco *Amostragem* que dão entrada nos 3 ISERDES são também mostrados na Figura 4.5:

- *pad\_d(1)* é o sinal original, não atrasado no tempo, usado como referência;
- $pad_d(2)$  é um sinal igual ao de referência, mas atrasado em relação a este 390 ps;
- pad d(3) é um sinal igual ao de referência, mas atrasado em relação a este 780 ps.

Os Cursores 1, 2 e 3 na figura podem ser utilizados para visualizar estes atrasos. Como o sinal de entrada tem 5.4 ns de largura (diferença de tempo entre os Cursores 1 e 4), utilizando-se um relógio efetivo de 2.56 GHz (de período 390 ps) na sua amostragem, deveria obter-se no sinal à saída do bloco de *hardware* uma sequência de 13 ou 14 bits com valor lógico 1 (note-se que  $\frac{5.4 \text{ ns}}{390 \text{ ps}} \approx 13.8$ ) precedida e sucedida de bits ao valor lógico 0. Este resultado verifica-se pois, como pode constatar-se na Figura 4.5, o sinal *R\_bits\_o* de saída do bloco de *hardware* apresenta uma sequência de 14 bits com o valor lógico 1 (pode usar-se o Cursor 5 para visualizar o instante em que surge à saída do bloco de *hardware* a primeira palavra com bits ao valor lógico 1).

#### 4.3. Bloco Calibração Temporal

O bloco de *hardware* designado por *Calibração Temporal* implementa a introdução de atrasos temporais nos sinais de tempo provenientes do tomógrafo PET, procedimento este que faz parte da calibração temporal do *Módulo de Deteção de Coincidências*, como descrito na Secção 2.7.

Estimava-se ser conveniente, para o protótipo do tomógrafo RPC-PET, prever a possibilidade de compensar desfasamentos temporais entre canais até cerca de 20 ns, pelo que, no bloco *Calibração Temporal*, o valor máximo do atraso introduzido deverá abranger este valor.

Optou-se por dividir este bloco de *hardware* em duas subunidades que se colocaram em série e se designaram por *Atraso Grosso* (por afinidade com *Coarse Delay*) e *Atraso Fino* (por afinidade com *Fine Delay*), como se ilustra na Figura 4.6.



Figura 4.6 – Diagrama de blocos ilustrativo da subdivisão do bloco *Calibração Temporal* em duas subunidades designadas por *Atraso Grosso* e *Atraso Fino*.

O bloco *Atraso Grosso* foi concebido para introduzir atrasos nos sinais de entrada que são múltiplos inteiros do período  $T_S$  do *Relógio do Sistema*,  $E_word_clk$ . A gama de atrasos implementada neste bloco de *hardware* vai desde  $T_S$  até  $8T_S$  ou, dito de outra forma, este bloco permite a implementação de 8 níveis de atraso com uma granularidade igual a  $T_S$  cada. Como, na implementação atual, o *Relógio do Sistema* utilizado é de 213.7 MHz, então a granularidade dos níveis de atraso é aproximadamente igual a 4.68 ns e a gama de atrasos permitidos neste bloco vai desde, aproximadamente, 4.68 ns (para 1 nível de atraso) até, aproximadamente, 37.44 ns (para 8 níveis de atraso).

No bloco *Atraso Fino*, os sinais de entrada são atrasados bit a bit. A granularidade do atraso temporal introduzido por este bloco de *hardware* é, por isso, igual ao intervalo de tempo entre dois bits consecutivos do sinal à entrada do bloco. Como, na implementação atual, as palavras paralelo provenientes do bloco *Amostragem* são de 12 bits, com um intervalo entre bits consecutivos igual ao período  $T_a$  do *Relógio de Amostragem*, a gama de atrasos possibilitada neste bloco de *hardware* vai desde  $T_a$  (correspondente ao atraso de 1 bit) até  $11T_a$  (correspondente ao atraso de 11 bits). Dito de outra forma, o bloco *Atraso Fino* permite a implementação atual, o *Relógio de Amostragem* é de 2.56 GHz, então a granularidade dos nível de atraso é de 390 ps e a gama de atrasos permitidos neste bloco vai desde 390 ps até 4.29 ns. Note-se aqui que 12 níveis de atraso com uma granularidade de 390 ps por nível perfazem o valor de 4.68 ns que é exatamente o atraso mínimo permitido no bloco precedente *Atraso Grosso*. Tal sucede pelo facto do relógio CLKDIV dos ISERDES ter sido usado como *Relógio do Sistema* e a sua frequência ser um submúltiplo da frequência do *Relógio de Amostragem* ( $f_a/f_{CLKDIV} = 12$ ).

Para contemplar casos em que não é necessário introduzir quaisquer atrasos nos sinais de tempo, tanto o bloco *Atraso Grosso* como o *Atraso Fino* possibilitam a não programação de atrasos (designados por "atrasos nulos"), ainda que no caso do bloco *Atraso Fino* seja sempre introduzido um atraso fixo de um período do *Relógio do Sistema*, *E\_word\_clk*, pelo facto deste bloco terminar com um registo.

Estas duas subunidades que, no seu conjunto, se designaram por *Calibração Temporal*, permitem então a introdução de atrasos nos sinais à sua entrada que vão desde 0 até, aproximadamente, 37.44 ns, com uma granularidade de 390 ps.

#### 4.3.1. Bloco Atraso Grosso

O bloco *Atraso Grosso* é uma linha de atraso digital baseada no uso de uma série de registos temporizado pelo *Relógio do Sistema*, *E\_word\_clk*. Por isso, os atrasos temporais que este bloco permite introduzir são múltiplos inteiros do período *Ts* deste relógio.

A extensão desta linha de atraso é parametrizável, definindo-se o valor máximo do atraso através de um genérico designado por G\_E\_MAX\_CDELAY. Por outro lado, aquando da operação do bloco de *hardware*, é possível programar, em tempo real, o atraso que efetivamente se pretende introduzir no sinal de entrada. Para tal, concebeu-se uma linha de atraso constituída por uma unidade básica que se repete até a um limite igual ao genérico G\_E\_MAX\_CDELAY. A unidade básica desenvolvida para o efeito, designada por *Multiplexador/Registo* (implementada pela entidade VHDL designada por *mux2\_reg*), é constituída por um registo cuja entrada está ligada à saída de um multiplexador, como se ilustra na Figura 4.7. Para uma unidade *Multiplexador/Registo i* genérica, os sinais que se fazem chegar às suas entradas A e B são, respetivamente, o sinal D(n:1) proveniente do bloco *Amostragem* e o sinal  $d_{di-1}(n:1)$  de saída da unidade *Multiplexador/Registo* precedente, como se ilustra na Figura 4.7.



Figura 4.7 – Diagrama de blocos ilustrativo da arquitetura de uma unidade *Multiplexador/Registo i* genérica utilizada no bloco *Atraso Grosso*.

Apresenta-se na Figura 4.8 a arquitetura da linha de atraso digital concebida com base na utilização da unidade *Multiplexador/Registo*. A entidade VHDL que implementa a arquitetura deste bloco de *hardware* foi designada *edge\_cdelay*. Os genéricos nela usados encontram-se descritos na Tabela 4.2.

Como se pode observar, a linha de atraso é composta por G E MAX CDELAY Multiplexador/Registo. Atendendo a que registos unidades os das unidades Multiplexador/Registo são temporizados pelo Relógio do Sistema, E word clk, o valor máximo do atraso temporal que o bloco Atraso Grosso permite introduzir é G E MAX CDELAY $\times T_s$ . As entradas A e B da unidade Multiplexador/Registo de entrada do bloco Atraso Grosso (designado na Figura 4.8 por Multiplexador/Registo (1)) estão ligadas entre si, pelo que esta unidade será simplificada, na síntese, por somente um registo. Para se permitir a não introdução de qualquer atraso temporal no sinal de entrada ("atraso nulo"), é usado um multiplexador à saída do bloco Atraso Grosso (designado na Figura 4.8 por Multiplexador/Saída). Atrasos inferiores ao valor máximo G E MAX CDELAY $\times T_S$  são conseguidos colocando os SEL A dos diversos registos em estados que permitam que o sinal de entrada passe apenas pelo número de unidades Multiplexador/Registo desejado.

Os estados a que se devem encontrar as entradas SEL\_A dos vários multiplexadores que integram este bloco de *hardware* para que o sinal de entrada passe apenas pelo número desejado de registos é controlado pelo *Bloco de Lógica de Descodificação* da figura. Este valor é fornecido ao bloco de *hardware* sob a forma de um vetor, designado por *Cdelay*, cuja dimensão é gerada automaticamente com base no valor do genérico G\_E\_MAX\_CDELAY.

GENÉRICOS	DESCRIÇÃO		
G_E_WORD_WIDTH	Número <i>n</i> de bits da palavra à entrada e à saída.		
G_E_MAX_CDELAY	Nível máximo do atraso permitido pelo bloco <i>Atraso Grosso</i> (em termos temporais este atraso é igual a G_E_MAX_CDELAY× $T_S$ ).		

Tabela 4.2 –	Genéricos	utilizados na	entidade <i>edge</i>	cdelay.
--------------	-----------	---------------	----------------------	---------





 $\left( \right)$ 

E\_word\_clk

Cdelay(c:0)

Na Figura 4.9 apresenta-se um esquemático que se obteve sintetizando uma instância da entidade edge cdelay na qual G E WORD WIDTH = 12 e G E MAX CDELAY = 3. A razão para a escolha do valor 3, e não o 8 que é usado na implementação atual, para o genérico G E MAX CDELAY prende-se apenas com a facilitação da visualização dos resultados obtidos. Como seria de esperar, um bloco Atraso Grosso programado para permitir um nível de atraso máximo igual a 3 é composto por três instâncias da entidade mux2 reg e um multiplexador de saída. Na figura pode ainda observar-se em detalhe a lógica de descodificação do vetor *Cdelay*. Para G E MAX CDELAY = 3, o vetor *Cdelay* que dá entrada neste bloco de lógica é de 2 bits. No seu essencial, este esquemático corresponde à arquitetura por nós idealizada, ilustrada na Figura 4.8. Contudo, a instância da entidade mux2 reg à entrada do bloco Atraso Grosso, à primeira vista, apresenta-se como uma exceção pois, como se pode ver na Figura 4.9, tem as suas entradas B e SEL A ligadas à terra, e a sua entrada A ligada ao sinal D que dá entrada no bloco Atraso Grosso. Se fosse esta a implementação em hardware da primeira instância da entidade mux2 reg do bloco Atraso Grosso, jamais se conseguiria introduzir, como se pretendia, um atraso temporal de  $3 \times (4.68 \text{ ns})$  pois, estando a entrada SEL A desta entidade ligada à terra, o bloco colocaria sempre à sua saída o sinal que se apresenta à entrada B que, neste caso, está à terra.

Como *edge\_cdelay* tem estrutura hierárquica e a entidade *mux2\_reg* é uma entidade independente que é instanciada em *edge\_cdelay*, procedeu-se a uma análise detalhada das várias entidades *mux2\_reg* apresentadas no esquemático da Figura 4.9. Esta análise, juntamente com os resultados da simulação funcional, permitiram-nos esclarecer esta questão e concluir que o bloco *Atraso Grosso* está a cumprir as especificações da programação, apesar de, no esquemático de nível superior o programa *Precision RTL Syntesis* apresentar os resultados descritos. Na Figura 4.10 e na Figura 4.11 mostram-se as instâncias das primeiras duas unidades *mux2\_reg* de entrada no bloco *Atraso Grosso*.

Como se pode observar, apesar de, no esquemático da Figura 4.9, as entradas B e SEL\_A da instância da entidade *mux2\_reg* de entrada aparecerem ligadas à terra, a análise mais pormenorizada desta instância apresentada na Figura 4.10 permite constatar que não há qualquer sinal nas entradas B e SEL\_A e que o multiplexador foi removido na síntese. Assim, tal como pretendido, tem-se na entrada do primeiro registo do bloco *Atraso Grosso* o sinal D de entrada.

Figura 4.9 – Esquemático obtido sintetizando uma instância da entidade  $edge\_cdelay$  na qual G\_E\_WORD\_WIDTH = 12 e G\_E\_MAX\_CDELAY = 3.





Figura 4.10 – Pormenor da instância da entidade *mux2 reg* de entrada da Figura 4.9.

A Figura 4.11 é ilustrativa das instâncias das restantes entidade *mux2\_reg* do bloco *Atraso Grosso*. Comparando a Figura 4.11 com a Figura 4.7 pode concluir-se que, depois da síntese, estas entidades correspondem ao projetado.



Figura 4.11 – Pormenor da instância da segunda entidade mux2 reg da Figura 4.9.

#### 4.3.2. Bloco Atraso Fino

Tal como se referiu no início desta secção, no bloco *Atraso Fino* os sinais de entrada são atrasados bit a bit. Os atrasos temporais que este bloco de *hardware* permite introduzir são, por isso, múltiplos inteiros do intervalo de tempo entre dois bits consecutivos da palavra à entrada do bloco. Como a dimensão das palavras paralelo provenientes do bloco *Amostragem* é de G\_E\_WORD\_WIDTH bits, com um intervalo entre bits consecutivos igual ao período  $T_a$ do *Relógio de Amostragem*, os atrasos temporais permitidos no bloco *Atraso Fino* são dados por

$$fd \times T_a$$

onde *fd* é um número natural que permite programar, em termos do número de bits que se pretendem deslocar, o atraso temporal. O *hardware* foi desenvolvido para permitir a introdução de um nível de atraso *fd* dado por,

$$0 \le fd \le G \in WORD WIDTH-1$$

(fd = 0 corresponde ao atraso nulo).
Na implementação atual G\_E\_WORD\_WIDTH = 12, pelo que  $0 \le fd \le 11$ .

Para se conseguirem implementar em *hardware* os atrasos atrás referidos, em cada ciclo do *Relógio do Sistema*, *E\_word\_clk*, regista-se a palavra que chega à entrada do bloco *Atraso Fino*. Esta palavra é então concatenada com a palavra à entrada do bloco de *hardware* subsequente no tempo e, a partir da palavra concatenada, constroem-se novas palavras de  $G_E_WORD_WIDTH$  bits agrupados de forma a corresponderem ao atraso temporal pretendido. Tomando-se como exemplo a implementação atual na qual  $G_E_WORD_WIDTH$  = 12 e designando-se por

- D<sub>N</sub> = d<sub>N12</sub> d<sub>N11</sub> ... d<sub>N2</sub> d<sub>N1</sub> a última palavra a chegar à entrada do bloco Atraso Fino (i.e., a palavra mais recente à entrada do bloco),
- $D_0 = d_{012} d_{011} \dots d_{02} d_{01}$  a palavra que precede  $d_N$  (i.e., a palavra mais antiga à entrada do bloco, que foi registada),
- $d_{Ni}$  o bit *i* da palavra  $D_N$ , onde e  $1 \le i \le 12$ ,
- $d_{Oi}$  o bit *i* a palavra  $D_O$ , onde  $1 \le i \le 12$ ,

os vários atrasos temporais passíveis de serem programáveis no bloco *Atraso Fino* e o correspondente agrupamento de bits que deverá ser colocada à sua saída são os ilustrados na Tabela 4.3.

Tabela 4.3 - Atrasos temporais que se podem programar no bloco *Atraso Fino* para um caso em que G\_E\_WORD\_WIDTH = 12, e os correspondentes agrupamento de 12 bits.  $T_a$  é o período do *Relógio de Amostragem*.

Resultado da concatenaçã $D_0 \& D_1$	ao da palavra mais recente à $d_{012}$ $d_{011}$ $d_{010}$ $d_{03}$ $d_{03}$	entrada do bloco <i>Atraso Fino</i> com a palavra que a precede: $d_{02} d_{01} d_{N12} d_{N11} d_{N10} \dots d_{N3} d_{N2} d_{N1}$
Atraso fd	Atraso temporal	Agrupamento de 12 bits
0	0	$d_{N12} d_{N11} d_{N10} \dots d_{N3} d_{N2} d_{N1}$
1	T <sub>a</sub>	$d_{01} d_{N12} d_{N11} \dots d_{N4} d_{N3} d_{N2}$
2	$2 \times T_a$	$d_{O2}  d_{O1}  d_{N12}  \dots  d_{N5}  d_{N4}  d_{N3}$
11	11× <i>T</i> <sub>a</sub>	$d_{011} d_{010} d_{09} \dots d_{02} d_{01} d_{N12}$

Como se mostra na Figura 4.12, os agrupamentos de bits que constam da Tabela 4.3 dão entrada num multiplexador com G\_E\_WORD\_WIDTH portos de entrada, que coloca à sua

saída a entrada correspondente ao valor do atraso programado. O valor do atraso é fornecido às entradas de controlo deste multiplexador sob a forma de um vetor.



Figura 4.12 – Diagrama de blocos ilustrativo da arquitetura desenvolvida para o bloco *Atraso Fino*, para o caso de palavras de 12 bits.

O bloco *Atraso Fino* termina com um registo que é controlado pelo *Relógio do Sistema*,  $E\_word\_clk$ . É aqui de salientar que, embora este bloco de *hardware* possibilite a não programação de qualquer atraso ("atraso nulo"), devido a este registo de saída é sempre introduzido no sinal um atraso temporal fixo igual ao período *Ts* do *Relógio do Sistema*.

Apesar de, por uma questão de facilitação da ilustração, na Figura 4.12 constar um multiplexador de 12 bits, com 4 entradas de controlo, o multiplexador desenvolvido para o bloco *Atraso Fino* encontra-se parametrizado.

A entidade VHDL que implementa a arquitetura do bloco *Atraso Fino* foi designada por *edge fdelay*. Os genéricos que esta usa encontram-se descritos na Tabela 4.4.

Tabela 4.4 –	Genéricos	utilizados na	entidade	edge	fdelay
				- · · · · ·	J

GENÉRICOS	DESCRIÇÃO
G_E_WORD_WIDTH	Número <i>n</i> de bits da palavra à entrada e à saída do bloco <i>Atraso Fino</i> . Utilizado também para gerar automaticamente a dimensão do vetor de controlo do multiplexador.

## 4.3.3. Simulação funcional do bloco Calibração Temporal

A simulação funcional dos blocos de *hardware Atraso Grosso* e *Atraso Fino* foi levada a cabo para diferentes valores de  $G_E_WORD_WIDTH$  e de  $G_E_MAX_CDELAY$ , no caso do bloco *Atraso Grosso*, tendo-se criado para o efeito várias bancadas de teste que simulam diferentes sinais *D* de entrada e diferentes atrasos temporais.

Os resultados das simulações levadas a cabo revelaram ser os esperados. A título de ilustração mostra-se, na Figura 4.13, o resultado de um atraso global de 12.09 ns. Nesta situação o "atraso grosso" será de 9.36 ns e o "atraso fino" de 2.73 ns. Estes valores são codificados, respetivamente, nos vetores *Cdelay* e *Fdelay*. Para facilitar a visualização do atrasos a que o sinal *D* de entrada é sujeito, a bancada de teste que simula este sinal é formada por palavras de 12 bits (note-se que G\_E\_WORD\_WIDTH = 12) que, alternadamente, se encontram todos ao valor lógico 1 e ao valor lógico 0.



Figura 4.13 - Resultado de uma simulação conjunta das entidades *edge\_cdelay* e *edge\_fdelay* na qual é programado um atraso global de 12.09 ns.

O Cursor 1 é usado para assinalar o instante em que uma palavra de 12 bits todos ao valor lógico 1 surge à entrada do bloco *Atraso Grosso*. Como se pode observar, nesse instante Cdelay = "0010", pelo que a respetiva palavra de resposta deverá surgir à sua saída passados 2 ciclos do relógio  $E_word_clock$ , o que corresponde à introdução de um atraso temporal de 9.36 ns no sinal de entrada. Tal resultado confirma-se, assim como assinalado pelo Cursor 2 que dista do Cursor 1 precisamente 2 ciclos do  $E_word_clock$ . O Cursor 2 assinala também o instante em que o sinal de saída do bloco *Atraso Grosso* dá entrada no bloco *Atraso Fino*. Neste instante *Fdelay* = "0111", pelo que o sinal de entrada deverá sofrer um atraso de 7 bits, correspondente a 2.73 ns, mais um atraso de 1 ciclo do relógio  $E_word_clock$  pelo facto do bloco *Atraso Fino* terminar com um registo controlado por este relógio. Este resultado

confirma-se, como assinalado pelo Cursor 3 que dista do Cursor 1 precisamente 1 ciclo do  $E_word_clock$  e pelo facto do primeiro bit ao valor lógico 1 surgir na palavra com um atraso de 7 bits.

# 4.4. Bloco Deteção de Eventos

O bloco de *hardware* designado por *Detecção de Eventos* implementa a deteção de transições do valor lógico 0 para o valor lógico 1 no sinal à sua entrada (os *Eventos*) e a sua sinalização com um selo temporal, como descrito na Secção 2.5. Incluiu-se ainda neste bloco, por ser de fácil implementação, um mecanismo de filtragem que possibilita a eliminação de oscilações rápidas entre os valores lógicos 0 e 1 antes do sinal estabilizar. Devido a esta dupla funcionalidade do bloco *Deteção de Eventos*, o algoritmo para ele desenvolvido inclui as duas etapas sucessivas que se descrevem a seguir.

*Etapa 1. Validação de Transições* - são consideradas válidas transições de 0 para 1 no sinal de entrada em que os bits seguidos ao valor lógico 1 têm uma duração superior ou igual a um dado intervalo de tempo, aqui designado por "janela de filtragem", *w*; as restantes transições são rejeitadas.

O sinal que dá entrada no bloco *Deteção de Eventos*, designado nesta secção por  $R\_bit$ , depois de sujeito à validação de transições, dá lugar a um sinal designado por  $F\_bits$ , no qual as sequências de bits correspondentes às transições de 0 para 1 consideradas válidas não são alteradas, e as sequências de bits correspondentes às transições que são rejeitadas são substituídas por bits todos ao valor lógico 0.

*Etapa* 2. *Deteção de Eventos e Marcação de Selos Temporais* – a partir do sinal  $F_bits$  resultante da *Etapa 1* "constrói-se" um sinal, designado por  $E_bits_o$ , que contém a informação dos selos temporais e que dará entrada no bloco subsequente *Matriz de Coincidências*. Neste sinal, os bits correspondentes a selos temporais encontram-se ao valor lógico 1 e os bits não correspondentes a selos temporais encontram-se ao valor lógico 0, como descrito na Secção 2.5. Para se obter este tipo de representação, procuram-se transições de 0 para 1 no sinal  $F_bits$  e, assim que uma transição é encontrada, o bit de  $E_bits$  que ocupa, na palavra, a mesma posição do primeiro bit ao valor lógico 1 no sinal  $F_bits$  é colocado ao valor lógico 1. Os restantes bits são colocados ao valor lógico 0.

Achou-se ainda por bem acrescentar neste bloco de *hardware* a funcionalidade de sinalização da ocorrência de selos temporais no sinal  $E\_bits\_o$  de saída. Para tal usou-se um

sinal de 1 bit, designado por *Event\_o*, que desempenha o papel de uma bandeira de sinalização da existência de selos temporais no sinal *E\_bits\_o*.

Passamos agora a descrever os algoritmos desenvolvidos para estas as duas etapas.

#### Etapa 1. Validação de Transições (algoritmo)

Desenvolveu-se um sistema de validação de transições parametrizado definindo-se o valor máximo da janela de filtragem permitido através de um genérico designado por  $G_E_F_WIDTH$ . Por outro lado, aquando da operação do bloco de *hardware*, é possível programar, em tempo real, a janela de filtragem que efetivamente se pretende utilizar através de um vetor, designado por *Filter\_size*, cuja dimensão é gerada automaticamente com base no valor do genérico  $G_E_F_WIDTH$ . Na implementação atual permite-se a programação das quatro janelas de filtragem ilustradas na Tabela 4.5 (neste caso  $G_E_F_WIDTH = 4$  e *Filter size* é um vetor de 2 bits).

JANELA DE FILTRAGEM <i>(w)</i>	CRITÉRIOS PARA VALIDAÇÃO DE TRANSIÇÕES
1	São consideradas válidas todas as transições de 0 para 1 que ocorram no sinal de entrada.
2	Validam-se apenas transições de 0 para 1 em que haja pelo menos dois bits sucessivos ao valor lógico 1 (isto é, deve ter-se, pelo menos, a sequência ××0110×× no sinal de entrada para a transição ser considerada válida).
3	Validam-se apenas transições de 0 para 1 em que haja pelo menos três bits sucessivos ao valor lógico 1 (isto é, deve ter-se, pelo menos, a sequência ××01110×× no sinal de entrada para a transição ser considerada válida).
4	Validam-se apenas transições de 0 para 1 em que haja pelo menos quatro bits sucessivos ao valor lógico 1 (isto é, deve ter-se, pelo menos, a sequência ××011110×× no sinal de entrada para a transição ser considerada válida).

Tabela 4.5 – Janelas de filtragem que se podem programar no bloco *Deteção de Eventos* e os respetivos critérios para validação de transições.

A implementação deste sistema de validação de transições obriga a que se avalie o número de bits sucessivos ao valor lógico 1 logo após um 0 no sinal  $R_{bits}$  de entrada neste bloco de *hardware*. Como  $R_{bits}$  está continuamente a fluir no tempo, para se proceder a esta avaliação têm que se registar os últimos bits da palavra mais antiga à entrada do bloco de *hardware* e proceder à sua concatenação com a palavra subsequente no tempo (palavra mais recente à entrada do bloco). A avaliação do número de bits sucessivos ao valor lógico 1 logo após um 0 é então feita a partir da palavra resultante da concatenação. Este sistema de validação

de transições gera um atraso no primeiro *bit* ao valor lógico 1 de uma transição 0 para 1 que, para uma *Janela de Filtragem* genérica *w*, é de *w* –1 bits. Para facilitar a avaliação dos resultados da simulação funcional deste bloco de *hardware*, que serão apresentados mais adiante, ilustram-se na Tabela 4.6 exemplos dos resultados que se espera obter e ainda o resultado do processamento da *Etapa 2*. Escolheram-se para esta exemplificação palavras paralelo de 12 bits, já que este é o tamanho da palavra usada na implementação atual.

JANELA DE FILTRAGEM <i>(w)</i>	SINAIS DE ENTRADA E DE SAÍDA DO BLOCO <i>DETEÇÃO DE TRANSIÇÕES</i>
1	$\begin{split} R\_bits &\rightarrow \langle 000010000110 \rangle \langle 000111000011 \rangle \langle 110000111111 \rangle \\ F\_bits &\rightarrow \langle 000010000110 \rangle \langle 000111000011 \rangle \langle 110000111111 \rangle \\ E\_bits\_o &\rightarrow \langle 000010000100 \rangle \langle 000100000010 \rangle \langle 000000100000 \rangle \rangle \end{split}$
2	$\begin{split} R\_bits &\rightarrow \langle 000010000110 \rangle \langle 000111000011 \rangle \langle 110000111111 \rangle \\ F\_bits &\rightarrow \langle 00000000010 \rangle \langle 000011000001 \rangle \langle 110000011111 \rangle \\ E\_bits\_o &\rightarrow \langle 00000000010 \rangle \langle 000010000001 \rangle \langle 0000000000$
3	$\begin{split} R\_bits &\rightarrow \langle 000010000110 \rangle \langle 000111000011 \rangle \langle 110000111111 \rangle \\ F\_bits &\rightarrow \langle 0000000000 \rangle \langle 000001000000 \rangle \langle 110000001111 \rangle \\ E\_bits\_o &\rightarrow \langle 00000000000 \rangle \langle 000001000000 \rangle \langle 10000001000 \rangle \end{split}$
4	$\begin{split} R\_bits &\rightarrow \langle 000010000110 \rangle \langle 000111000011 \rangle \langle 110000111111 \rangle \\ F\_bits &\rightarrow \langle 00000000000 \rangle \langle 0000000000 \rangle \langle 010000000111 \rangle \\ E\_bits\_o &\rightarrow \langle 00000000000 \rangle \langle 0000000000 \rangle \langle 010000000100 \rangle \end{split}$

Tabela 4.6 –	Ilustração	dos	sinais R	bits.	F	<i>bits</i> e E	bits	0
					,			

#### Etapa 2. Deteção de Eventos e Marcação de Selos Temporais (algoritmo)

A seguir à *Validação de Transições*, "constrói-se" um sinal, designado por  $E\_bits\_o$ , que contém a informação dos selos temporais e que dará entrada no bloco subsequente *Matriz de Coincidências*. Como atrás se referiu, no sinal  $E\_bits\_o$  os bits correspondentes a selos temporais encontram-se ao valor lógico 1 e os bits não correspondentes a selos temporais encontram-se ao valor lógico 0. Para se conseguir esta representação no sinal  $E\_bits\_o$ , procuram-se transições de 0 para 1 no sinal  $F\_bits$  e, assim que uma transição é encontrada, o bit de  $E\_bits\_o$  que ocupa, na palavra, a mesma posição do primeiro bit ao valor lógico 1 é colocado ao valor lógico 1; os restantes bits são colocados ao valor lógico 0. Na Tabela 4.6 exemplificam-se os resultados que se pretender obter no final desta segunda etapa.

A implementação do sistema de marcação de selos temporais obriga a que se avalie a ocorrência de transições de 0 para 1 no sinal  $F_bits$ . Como  $F_bits$  está continuamente a fluir no tempo, para se levar a cabo esta avaliação tem que se registar o último bit da palavra mais antiga de  $F_bits$  e proceder à sua concatenação com a palavra subsequente no tempo (a palavra mais recente de  $F_bits$ ). As transições de 0 para 1 são então procuradas na palavra resultante desta concatenação.

Desenvolveram-se duas arquiteturas para o bloco *Deteção de Eventos*, que se designaram por *programmable* e *hard wired*.

A arquitetura *programmable* possibilita a programação, em tempo real, da janela de filtragem, *w*, podendo esta tomar valores que vão desde 1 até a um limite máximo igual ao valor do genérico  $G_E_F_WIDTH$  referido no início desta secção. O valor de *w* que se pretende programar é fornecido ao bloco *Deteção de Eventos* sob a forma de um vetor, designado por *Filter\_size*. Na implementação atual permitem-se valores de  $G_E_F_WIDTH$  que vão de 1 até 4 e podem programar-se as janelas de filtragem 1, 2, 3 e 4 ilustradas na Tabela 4.5.

Na arquitetura *hard\_wired* o genérico G\_E\_F\_WIDTH é usado para introduzir o valor da janela de filtragem que se pretende efetivamente utilizar.

A arquitetura *hard\_wired* consome menos recursos da FPGA do que a *programmable* uma vez que, na síntese, é eliminada a lógica da arquitetura *programmable* não necessária.

Na Figura 4.14 pode observar-se a arquitetura genérica, concebida para o bloco *Deteção de Eventos*, onde se podem observar as subunidades que implementam as *Etapas* 1 e 2 do algoritmo desenvolvido e também o fluxo de dados.

A entidade VHDL que implementa a arquitetura deste bloco de *hardware* foi designada por *edge\_process*. Os genéricos que esta usa encontram-se descritos na Tabela 4.7.

GENÉRICOS	DESCRIÇÃO
G_E_WORD_WIDTH	Número <i>n</i> de bits das palavras de entrada e de saída do bloco <i>Deteção de Eventos</i> .
G_E_F_WIDTH	Na arquitetura <i>PROGRAMMABLE</i> é o valor máximo da janela de filtragem permitida. Na arquitetura <i>HARD_WIRED</i> é o valor da janela de filtragem que se pretende programar. G_E_F_WIDTH pode tomar valores de 1, 2, 3 e 4.

|--|



Figura 4.14 – Diagrama de blocos ilustrativo da arquitetura desenvolvida para o bloco *Deteção de Eventos*.

### 4.4.1. Simulação funcional

A simulação funcional do bloco *Deteção de Eventos* foi levada a cabo para diferentes valores de G\_E\_WORD\_WIDTH, G\_E\_F\_WIDTH e de *Filter\_size*.

Os resultados das simulações levadas a cabo revelaram ser os esperados. Como exemplo dos resultados obtidos mostra-se na Figura 4.15 o resultado de uma simulação da entidade

*edge\_process*, arquitetura *programmable*, em que o limite máximo da janela de filtragem é 4 (neste caso fez-se G\_E\_F\_WIDTH = 4) e se programaram, em tempo real, três janelas de filtragem diferentes. Para mais fácil visualização dos resultados, a bancada de teste que simula o sinal  $R_bits$  de entrada é formada por palavras, não de 12, mas de 4 bits (por isso, fez-se G\_E\_WORD\_WIDTH = 4) que, alternadamente, se encontram todos ao valor lógico 1 e ao valor lógico 0. Os Cursores 1, 3 e 4, a vermelho na figura, assinalam os instantes em que se altera a programação da janela de filtragem. Os Cursores 2, 5 e 6, a amarelo na figura, são usados para assinalar os instantes em que as palavras de resposta nos sinais de saída  $F_bits_o$  e  $E_bits_o$  e a bandeira *Events\_o*, relativas a cada janela de filtragem, são registadas à saída do bloco *Deteção de Eventos*.

Como se pode observar, no instante assinalado pelo cursor 1 da Figura 4.15, *Filter\_size* muda para "00", pelo que *w* passa a ser igual a 1, e dá-se uma transição de 0 para 1 no sinal  $R\_bits$  de entrada. Neste caso, como a janela de filtragem w = 1 valida todas as transições de 0 para 1 que ocorram no sinal  $R\_bits$ , a transição é aceite e é assinalada na palavra de resposta do sinal  $F\_bits\_o$  (cursor 2) sem nenhum atraso. Por isso, a palavra de resposta em  $F\_bits\_o$  é igual à palavra em  $R\_bits$ . Na palavra de resposta do sinal  $E\_bits\_o$  é assinalado um selo temporal que é representado por um bit ao valor lógico 1 que ocupa, na palavra, a mesma posição do primeiro bit ao valor lógico 1 de  $F\_bits\_o$ . Os restantes bits da respetiva palavra  $F\_bits\_o$  encontram-se ao valor lógico 0. No instante assinalado pelo cursor 2, o sinal  $E\_bits\_o$ .

No instante assinalado pelo Cursor 3 da Figura 4.15, *Filter\_size* muda para "10", pelo que *w* passa a ser igual a 3, e dá-se novamente uma transição de 0 para 1 no sinal *R\_bits* de entrada. Quando se usa a janela de filtragem w = 3, para que uma transição de 0 para 1 no sinal *R\_bits* de entrada seja considerada válida, *R\_bits* tem que ter, pelo menos, 3 bits sucessivos ao valor lógico 1 logo a seguir a um 0. Como é este o caso, a transição é aceite e é assinalada na palavra do sinal *F\_bits\_o* de resposta (Cursor 4), mas com um atraso de 2 bits no primeiro bit ao valor lógico 1 de uma transição 0 para 1, tal como previsto. Uma vez mais, na respetiva palavra no sinal *E\_bits\_o* de saída é assinalado um selo temporal que é representado por um bit ao valor lógico 1 que ocupa, na palavra, a mesma posição do primeiro bit ao valor lógico 1 de *F\_bits\_o*. Os restantes bits da respetiva palavra *F\_bits\_o* encontram-se ao valor lógico 0. No instante assinalado pelo Cursor 4, o sinal *Event o* passa então ao valor lógico 1.

-	Msgs														
Genéricos															
📣tb/g_e_word_width	4	4													
📣cess_tb/G_E_F_WIDTH	4	4													
Programação de w															
+ 🔶 process_tb/Filter_size	11	11	8					0				11			
Entrada															
+ /edge_process_tb/R_bits	0000	0000	1111		0000		F	111	Ĭ	0000		1111		ð	000
— Sinais de controlo e saídas —															
e_process_tb/F_bits_o	0001	0000			1111			000		0011		0000		B	01
■e_process_tb/E_bits_o	0001	0000			1000			000	Ĭ	010		0000		ö	001
e_process_tb/Event_o	1														
process_tb/E_word_clk	1					Γ					_				
Now	100000 ps	-	15000 ps	-	200	1 1 00 ps	-	25000 ps	-	30000	sa	-	- 1 - 1 35000 ps	-	-
Gursor 1	14040 ps	146	8	4680 ps											
Gursor 2	18720 ps			1	(720 ps		s								
Gursor 3	23400 ps						23400	ps 46(	30 ps						
Gursor 4	28080 ps								2808	Sq (	4680 ps				
Gursor 5	32760 ps										32	760 ps		l	
Gursor 6	37440 ps													37440	ß

Figura 4.15 - Resultado de uma simulação da entidade *edge\_process*, arquitetura *programmable*.

No instante assinalado pelo Cursor 5 da Figura 4.15, *Filter\_size* muda para "11", pelo que *w* passa a ser igual a 4, e dá-se novamente uma transição de 0 para 1 no sinal *R\_bits* de entrada. Quando se usa a janela de filtragem w = 4, para uma transição de 0 para 1 no sinal de entrada ser considerada válida, este sinal tem que ter, pelo menos 4 bits sucessivos ao valor lógico 1 logo a seguir a um 0. Como é este o caso, a transição é aceite e é assinalada na respetiva

palavra  $F\_bits\_o$  de resposta (Cursor 6), mas com um atraso de 3 bits no primeiro bit ao valor lógico 1 de uma transição 0 para 1 tal como previsto. Uma vez mais, na palavra  $E\_bits\_o$  de saída é assinalado um selo temporal que é representado por um bit ao valor lógico 1 que ocupa, na palavra, a mesma posição do primeiro bit ao valor lógico 1 de  $F\_bits\_o$ . Os restantes bits da respetiva palavra de resposta em  $F\_bits\_o$  encontram-se ao valor lógico 0. No instante assinalado pelo Cursor 6, o sinal *Event\\_o* passa então ao valor lógico 1.

## 4.5. Bloco Processamento

Os blocos *Amostragem, Calibração Temporal* e *Deteção de Eventos*, descritos, respetivamente, na Secção 4.2, Secção 4.3 e na Secção 4.4, processam os sinais provenientes dos diferentes canais temporais do tomógrafo RPC-PET desde a sua receção no *Módulo de Deteção de Coincidências* até ao ponto em que se encontram prontos para darem entrada no bloco *Matriz de Coincidências*, onde é levada a cabo a deteção de coincidências entre diferentes sinais de tempo. Tal sugeriu-nos ser possível hierarquizar o módulo desenvolvido agrupando estes blocos numa unidade de topo, designada por *Processamento*, como se ilustrou na Figura 3.4 da Secção 3.3. Assim, o "processamento" de um sinal de tempo compreende uma fase inicial onde o sinal é amostrado, uma fase intermédia onde é feita a calibração temporal e uma fase final na qual o sinal é avaliado para deteção de transições de 0 para 1 válidas e estas são sinalizadas com um selo temporal. Na entidade VHDL que implementa a arquitetura do bloco *Processamento*, designada por *edge\_tchannel*, são então instanciadas, pela ordem apresentada, as entidades *edge\_sample*, *edge\_cdelay*, *edge\_fdelay* e *edge\_process* tratadas, respetivamente, na Secção 4.2, na Secção 4.3.1, na Secção 4.3.2 e na Secção 4.4.

Como se desenvolveram duas arquiteturas diferentes para a entidade  $edge\_process$ , acrescentou-se na entidade de topo  $edge\_tchannel$  um genérico, designado por G\_E\_PRC\_HARD\_WIRED, que é um booleano usado para selecionar a arquitetura desejada: se G\_E\_PRC\_HARD\_WIRED = *true* a arquitetura usada é a *hard\_wired*; no caso de G\_E\_PRC\_HARD\_WIRED = *false* é usada a arquitetura *programmable*.

Para possibilitar a contagem do número de eventos que ocorrem em cada sinal de tempo, incluiu-se ainda no bloco *Processamento* uma subunidade, designada por *Contagem de Eventos*, como se ilustra na Figura 4.16. A saída do bloco *Contagem de Eventos*, designada por *Event\_count\_o*, é uma palavra cujo número de bits é igual ao valor de um genérico que se designou por  $G_E_EVENT_COUNTER_SIZE$ . Na implementação atual fez-se  $G_E_EVENT_COUNTER_SIZE = 32$ .



Figura 4.16 – Diagrama de blocos ilustrativo da arquitetura do bloco Processamento.

A arquitetura do bloco *Processamento*, que se ilustrou de uma forma mais sucinta pelo diagrama de blocos da Figura 3.4 da Secção 3.3, assume então a forma ilustrada na Figura 4.16. O sinal *E bits o* será utilizado no bloco subsequente *Matriz de Coincidências*.

Para não alongar em demasia a apresentação do módulo, não iremos fazer aqui a listagem dos genéricos e dos portos utilizados pela entidade *edge\_tchannel*, já que estes foram individualmente descritos nas secções anteriores para cada uma das entidades que *edge\_tchannel* instancia.

## 4.5.1. Simulação funcional

A simulação funcional do bloco *Processamento* foi levada a cabo para diferentes valores de G\_E\_WORD\_WIDTH, G\_E\_PRC\_HARD\_WIRED, G\_E\_MAX\_CDELAY e G\_E\_F\_WIDTH. Para o efeito, criaram-se várias bancadas de teste que simulam sinais de entrada, *Pad*, de diferentes larguras. Os relógios *E\_bit\_clk* e *E\_word\_clk* usados nas simulações são, respetivamente, o relógio CLK de 427.4 MHz DDR usado pelos ISERDES na amostragem dos sinais às suas entradas, e o *Relógio do Sistema, E word\_clk*, de 231.7 MHz.

Os resultados das simulações levadas a cabo revelaram ser os esperados. A título de ilustração mostra-se, na Figura 4.18, o resultado de uma simulação da entidade *edge\_tchannel*, arquitetura *programmable*, na qual não se programou qualquer atraso temporal (*Cdelay* = "0000" e *Fdelay* = "0000") e se programou uma janela de filtragem w = 1 (*Filter\_size* = "00") que valida todas as transições de 0 para 1 que ocorram no sinal de entrada no bloco *Deteção de Eventos*. Na Figura 4.19 mostra-se o resultado de uma simulação da entidade *edge\_tchannel*, arquitetura *programmable*, na qual se programou um atraso temporal grosso de 4.68 ps (neste caso *cd* = 1 e *Cdelay* = "0001"), um atraso temporal fino de 780 ps (neste caso *fd* = 2 e *Fdelay* = "0010") e uma janela de filtragem w = 3 (*Filter\_size* = "10"). Para facilitar a análise de dados, mostram-se nestas figuras os sinais internos do bloco *Processamento* que correspondem às subunidades *Amostragem*, *Atraso Grosso* e *Atraso Fino*. Para permitir a comparação das duas simulações, usou-se em ambas a mesma a bancada de teste ilustrada na Figura 4.17 para os instantes compreendidos entre t<sub>i</sub> e t<sub>f</sub>.



Figura 4.17 – Exemplo de uma bancada de teste usada nas simulações da entidade *edge\_tchannel* e da correspondente sequências de bits expectável à saída do bloco *Amostragem*.

Utilizando-se um *Relógio de Amostragem* de 2.56 GHz (logo, de período 390 ps), o sinal *R\_bits\_o* de saída do bloco *Amostragem* deverá ter sensivelmente a sequência de bits ilustrada na Figura 4.17 (note-se que  $\frac{2.4 \text{ ns}}{390 \text{ ps}} \approx 6.154$ ;  $\frac{1.6 \text{ ns}}{390 \text{ ps}} \approx 4.1$ ;  $\frac{3.1 \text{ ns}}{390 \text{ ps}} \approx 7.95$ ;  $\frac{0.8 \text{ ns}}{390 \text{ ps}} \approx 2.054$  e  $\frac{0.4 \text{ ns}}{390 \text{ ps}} \approx 1.03$ ) com bits ao valor lógico 0 à esquerda e à direita da sequência. Este resultado verifica-se, como pode constatar-se por observação dos sinais *R\_bits\_o* de saída do bloco *Amostragem* da Figura 4.18 e da Figura 4.19.

Na Figura 4.18 pode observar-se o resultado de uma simulação da entidade *edge\_tchannel*, arquitetura *programmable*, na qual é programado um "atraso temporal nulo" (note-se que *Cdelay* e *Fdelay* são iguais a "0000") e uma janela de filtragem w = 1 (*Filter\_size* = "00"), para o estímulo ilustrado na Figura 4.17.

Com o exemplo da Figura 4.19 pretende-se ilustrar o desempenho do bloco *Processamento* numa situação semelhante à da Figura 4.18, mas onde agora se programam atrasos temporais grosso e fino não nulos que introduzem um atraso no sinal de 5.46 ns (*Cdelay* = "0001", correspondendo a um atraso de um ciclo do relógio *E\_word\_clk* (4.68 ns) e *Fdelay* = "0010", correspondendo a um atraso de 2 bits correspondente, em termos temporais, a 780 ps) e uma janela de filtragem w = 3 (*Filter\_size* = "10").

Na Figura 4.18, o Cursor 1 assinala o instante ti (também assinalado na Figura 4.17) em que o sinal PAD passa do valor lógico 0 ao valor lógico 1. Com o Cursor 2 assinala-se o instante em que o sinal de saída R bits o é registado à saída do bloco Amostragem. Como está programado um "atraso nulo", e se programou uma Janela de Filtragem w = 1, que valida todas as transições de 0 para 1 que ocorram no sinal saída do bloco Atraso Fino (ver Tabela 4.6), os sinais D o de saída do bloco Atraso Grosso (Cursor 2) e do bloco Atraso Fino (Cursor 3) e o sinal F bits o de saída do bloco Processamento (Cursor 4) são iguais ao sinal R bits o de saída do bloco Amostragem. Os selos temporais correspondentes às quatro transições de 0 para 1 no sinal F bits o encontram-se, como tal, assinalados no sinal E bits o de saída do bloco Processamento. Pode ainda observar-se nesta figura que o sinal de saída Event o, usado para sinalizar a ocorrência de selos temporais no sinal E bits o, transita de 0 para 1 quando um selo temporal surge no sinal E bits o, como assinalado pelo Cursor 4. Como no sinal E bits o ocorrem selos temporais em três palavras seguidas, o valor lógico 1 do sinal Event o mantémse durante 3 períodos do relógio E word clk, regressando por fim ao valor lógico 0, como assinalado pelo Cursor 5. Note-se, contudo, que numa das palavras de E bits o estão assinalados 2 selos temporais, mas o sinal Event o mantém-se ao valor lógico 1, tal como projetado. Pode constatar-se que a subunidade Sistema de Contagem está também a funcionar tal como previsto: encontrando-se o sinal de controlo Event count rst a zero, enquanto o sinal Event count en estiver ao valor lógico 1, incrementa-se o contador Event count o sempre que o sinal Event o está ao valor lógico 1. No instante assinalado pelo Cursor 5 o sinal

■ 	Seam 000 be		00 ()			
── Programações ── Saída da Amostraneem ── >>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>	0000	0000				
■- <a>          ■-        tchannel/R_bits_o           —         Saida do Atraso Grosso -           ■-        lay_l_tchannel/D_o           = saÃ-da do Atraso Fino -         saÃ-da do Atraso Fino -</a>	0000000000	000000000000000000000000000000000000000	)111111000000 (1111000000 111111000000 (1111000000	00 (11000000010 (0000 00 (11000000010 (0000	0000000	
			(111110000	00 (11110000000 (1100 (111111000000 (1111 (1111100000 (1111	00000010 )00000000000000000000000000000	000000000000000000000000000000000000000
	1 1 0 0 <u>3 0</u>		<u>)(                                    </u>		()2 ()2 ()10(]()	3
∎-♦mel_tb/E_word_dk	20000 BS				0 1	
the Curson Survey Su	1 62200 ps 2 74880 ps 8 79560 ps 4 84240 ps 5 98280 ps	000 ps ///000 ps ///000 ps ///000 ps //////////	autuu ps 74880 ps - 4680 ps - 4680 p 79560 ps - 4680 p	90000 Se –	ps 14040 ps	Luuuuu ps

Figura 4.18 - Resultado de uma simulação da entidade  $edge\_tchannel$ , arquitetura *programmable*, na qual é programado um "atraso temporal nulo", e uma janela de filtragem w = 1.

<ul> <li>Sinal de tempo</li> <li>Sinal de tempo</li> <li>Programações</li> <li>Programações</li> <li>tchannel_tb/Fdelay</li> <li>tchannel_tb/Filter_size</li> <li>Saída da Amostragem</li> <li>Saída do Atraso Groso</li> <li>Saída do Atraso Groso</li> <li>Saída do Atraso Groso</li> <li>Saída do Atraso Fino</li> <li>tchannel/tb_bits_o</li> <li>Saídas do Processamento</li> <li>tchannel_tb/Event_count_s</li> <li>tb/Event_count_s</li> <li>tb/Event_count_s</li> <li>tb/Event_count_s</li> <li>tb/Event_count_s</li> <li>tb/Event_count_s</li> </ul>	Msgs 0001 0001 0010 0010 0000000000 00000000	000     111     000     111     000       0010     111     000     111     000       0010     111     000     111     000       0010     000000000     100     100       00000000000     100     100     100       00000000000     100     100     100       00000000000     100     100     100       00000000000     100     100     100       00000000000     100     100     100       00000000000     100     100     100       00000000000     100     100     100       00000000000     100     100     100	0       1/1000       1
Now	/ 20000 ps	7000 es	
Cursor 1	1 62200 ps	62200 ps 17680 ps	
Cursor 2	2 74880 DS	50 00071	74880 ns - 4680 ns -
Cursor 3	79560 ns		
	sq 06740 0		
	sq 07270		042410 PS 74080 PS 7
	sd 0200		
	Sch U02.02		

Figura 4.19 - Resultado de uma simulação da entidade *edge\_tchannel*, arquitetura *programmable*, na qual é programado um atraso grosso de um período do relógio *E\_word\_clk* (4.68 ns), um atraso fino de 2 bits (780 ps) e uma janela de filtragem w = 3.

*Event\_count\_o* assinala a contagem de três selos temporais no sinal *E\_bits\_o*, o que corresponde ao esperado.

Na Figura 4.19 é facilmente percetível o atraso de um ciclo do relógio  $E_word_clk$  do sinal  $D_o$  de saída do bloco *Atraso Grosso*, quando comparado com o da Figura 4.18, assim como a introdução de um atraso de 2 bits na saída  $D_o$  de saída do bloco *Atraso Fino*, relativamente ao sinal  $D_o$  de saída do bloco *Atraso Grosso*. Há que acrescentar ainda, relativamente à saída do bloco Processamento, o efeito da janela de filtragem w = 3, que se traduz no atraso de 2 bits em  $F_bits_o$ , quando comparado com a Figura 4.18, e à eliminação do último dos eventos, que tem duração inferior à exigida.

## 4.6. Bloco Matriz de Coincidências

O bloco de *hardware* designado por *Matriz de Coincidências* recebe os sinais *E\_bits\_o* de saída dos blocos *Processamento*, originários de todos os canais temporais do tomógrafo PET, compara estes sinais entre si e constrói uma matriz  $C = [c_{i,j}]$  representativa das coincidências encontradas entre os vários sinais de tempo. Este processo encontra-se ilustrado na Figura 2.5 da Secção 2.5, com a única diferença de, nessa secção, se terem designado os sinais *E\_bits\_o* de saída do bloco *Processamento* por *Palavras Processadas*.

O processo de comparação dos sinais *E\_bits\_o* originários dos vários canais temporais do tomógrafo RPC-PET deve decorrer em paralelo, contemplando-se todos os pares de canais temporais possíveis. Tal sugeriu-nos ser possível hierarquizar este bloco desenvolvendo-se uma subunidade que implemente a comparação de um par de sinais que será instanciada na entidade de topo que implementa a arquitetura do bloco de *hardware Matriz de Coincidências*. Esta subunidade, designada por *Coincidências entre Pares*, encontra-se descrita na próxima secção.

Contemplando-se todos os pares de sinais  $E\_bits\_o$  possíveis para um tomógrafo PET com um número total de canais temporais igual a TN, compreende-se que a saída do bloco *Matriz de Coincidências* seja, em primeira aproximação, uma matriz quadrada de ordem  $TN \times$ TN. O elemento  $c_{i,j}$  desta matriz é o resultado da comparação entre os sinais  $E\_bits\_o_i$  e  $E\_bits\_o_j$  provenientes dos blocos *Processamento*, com origem, respetivamente, nos canais temporais I e J do tomógrafo. Se o resultado da comparação dos sinais  $E\_bits\_o_i e E\_bits\_o_j$ cumprir o critério de coincidência para a janela temporal de coincidências estipulada, o elemento  $c_{i,j}$  assume o valor lógico 1, caso contrário assume o valor lógico 0.

No caso do tomógrafo RPC-PET animal, com até 6 canais temporais, a ordem da matriz de saída do bloco *Matriz de Coincidências* é 6×6. Contudo, tendo-se em vista uma solução mais

genérica optou-se aqui por se parametrizar o número total de canais temporais, *TN*, sendo este igual ao valor de um genérico designado por G\_E\_TN\_CHANNELS.

Por ora, passamos a descrever, na Secção 4.6.1, o bloco *Coincidência entre Pares* e regressaremos à unidade de topo *Matriz de Coincidências* na Secção 4.6.2.

## 4.6.1. Bloco Coincidências entre Pares

Tal como se descreveu na Secção 2.3 e na Secção 2.6, a determinação da ocorrência de coincidências entre dois sinais baseia-se na determinação do intervalo de tempo  $\Delta T$  entre os selos temporais marcados nos dois sinais e no cumprimento de um critério de coincidência baseado numa janela temporal de coincidências, *W*: dois eventos em dois sinais distintos são considerados coincidentes se  $\Delta T < W$ , como ilustrado na Tabela 2.1 da Secção 2.6.

Tabela 4.8 – Janelas temporais de coincidências, *W*, que se podem programar no bloco *Coincidências entre Pares* e respetivos critérios de validação de coincidências.

W	CRITÉRIOS PARA VALIDAÇÃO DE COINCIDÊNCIAS
1 <i>T</i> <sub>a</sub>	$\begin{aligned} \left T_{A,i} - T_{B,j}\right  &= 0\\ \text{Isto é, os bits a 1 ocupam a mesma posição nas palavras dos sinais } a e b:\\ a \to \langle \times \times 1000 \times \times \rangle\\ b \to \langle \times \times 1000 \times \times \rangle \end{aligned}$
2 <i>T</i> <sub>a</sub>	$ ( T_{A,i} - T_{B,j}  = T_a) \cup ( T_{A,i} - T_{B,j}  = 0) $ Isto é, os bits a 1 ocupam a mesma posição nas palavras dos sinais <i>a</i> e <i>b</i> ou então ocupam posições que distam entre si até 1 posição: $ a \rightarrow \langle \times \times 1000 \times \times \rangle \\ b \rightarrow \langle \times \times 0100 \times \times \rangle $ ou $\langle \times \times 1000 \times \times \rangle $ ou $\langle \times \times 1000 \times \times \rangle $ $\langle \times \times 1000 \times \times \rangle $
3 <i>T</i> <sub>a</sub>	$ \begin{pmatrix}  T_{A,i} - T_{B,j}  = 2T_a \end{pmatrix} \cup ( T_{A,i} - T_{B,j}  = T_a) \cup ( T_{A,i} - T_{B,j}  = 0) $ Isto é, os bits a 1 ocupam a mesma posição nas palavras dos sinais <i>a</i> e <i>b</i> ou então ocupam posições que distam entre si até 2 posições: $ a \rightarrow \langle \times \times 1000 \times \times \rangle \\ b \rightarrow \langle \times \times 0010 \times \times \rangle $ ou $\langle \times \times 1000 \times \times \rangle \\ \langle \times \times 0100 \times \times \rangle $ eve $\langle \times \times 0100 \times \times \rangle $ ou $\langle \times \times 0010 \times \times \rangle \\ \langle \times \times 1000 \times \times \rangle $ ou $\langle \times \times 1000 \times \times \rangle $
4 <i>T</i> <sub>a</sub>	$ \left( \left  T_{A,i} - T_{B,j} \right  = 3T_a \right) \cup \left( \left  T_{A,i} - T_{B,j} \right  = 2T_a \right) \cup \left( \left  T_{A,i} - T_{B,j} \right  = T_a \right) \cup \left( \left  T_{A,i} - T_{B,j} \right  = 0 \right) $ Isto é, os bits a 1 ocupam a mesma posição nas palavras dos sinais <i>a</i> e <i>b</i> ou então ocupam posições que distam entre si até 3 posições: $ a \rightarrow \langle \times \times 1000 \times \times \rangle \\ b \rightarrow \langle \times \times 0001 \times \times \rangle $ ou $\left\langle \times \times 1000 \times \times \right\rangle \\ \langle \times \times 0010 \times \times \rangle $ ••• $\left\langle \times \times 0010 \times \times \right\rangle $ ou $\left\langle \times \times 0001 \times \times \right\rangle \\ \langle \times \times 1000 \times \times \rangle $ ou $\left\langle \times \times 1000 \times \times \right\rangle $

Ao projetar-se um sistema de coincidências, importa que o valor da janela temporal de coincidências seja parametrizável, sendo útil a possibilidade de programar, em tempo real, a

janela temporal de coincidências que efetivamente se pretende utilizar. O bloco Coincidências entre Pares por nós desenvolvido é parametrizável, definindo-se um valor máximo da janela de temporal de coincidências permitido através de um genérico designado por G E C WINDOW. Aquando a operação do bloco de hardware, a janela temporal de coincidências que efetivamente se pretende utilizar pode ser programada através de um inteiro que designaremos aqui por ws (acrónimo de "window size"). ws pode tomar valores que vão desde 0 (o que corresponde a uma janela  $W = 1T_a$ ) até G\_E\_C\_WINDOW (o que corresponde a uma janela W = (G E C WINDOW+1)  $\times$  T<sub>a</sub>). O valor de ws é fornecido ao bloco de hardware sob a forma de um vetor que se designou por Cw size, cuja dimensão é gerada automaticamente a partir do genérico G E C WINDOW. Na implementação atual, permitem-se valores de G E C WINDOW que vão de 0 até 3, logo o valor máximo da janela temporal de coincidências permitido é  $4T_a$  e podem programar-se quatro janelas temporais de coincidências. Na Tabela 4.8 mostram-se os critérios de coincidência utilizados para cada uma delas. Os sinais a comparar, aqui designados por a e b, são os sinais E bits o de saída do bloco Processamento, com origem, respetivamente, nos canais temporais A e B do tomógrafo. Designando-se por i um evento no sinal proveniente do canal temporal A e por j um evento no sinal proveniente do canal temporal B,  $|T_{A,i} - T_{B,j}|$  é o intervalo de tempo entre os selos temporais que assinalam estes eventos.

Designando-se ainda por:

- *n* o número de bits das palavras nos sinais *a* e *b*;
- a<sub>N</sub> = a<sub>Nn</sub> a<sub>N(n-1)</sub> ··· a<sub>N2</sub> a<sub>N1</sub> a última palavra, com origem no canal temporal A, a chegar à entrada do bloco *Coincidências entre Pares* (i.é., a palavra mais recente à entrada do bloco *Coincidências entre Pares* com origem no canal temporal A),
- $a_{Ni}$  o bit *i* da palavra  $a_N$ , onde  $1 \le i \le n$ ,
- a<sub>0</sub> = a<sub>0n</sub> a<sub>0(n-1)</sub> ··· a<sub>02</sub> a<sub>01</sub> a palavra que precede a<sub>N</sub> (i.é., a palavra mais antiga com origem no canal temporal A),
- $a_{0i}$  o bit *i* da palavra  $a_0$ , onde  $1 \le i \le n$ ,

e utilizando-se uma representação semelhante para as palavras com origem no canal B, as comparações que foram feitas para várias janelas temporais de coincidências, *W*, encontram-se ilustradas na Tabela 4.9.

Como se ilustra na Tabela 4.9, quando  $W = 1T_a$  procede-se apenas à comparação de bits que ocupam a mesma posição na palavra. Já para janelas tais que  $2T_a \le W \le 4T_a$ , não só se comparam bits que ocupam a mesma posição nas palavras, mas também se procede à comparação de alguns dos bits da palavra anterior com bits da palavra mais recente. A seleção dos bits a comparar depende do valor da janela programada, situação que é ilustrada na Tabela 4.9 pelas setas e símbolos a cor de laranja, azul, vermelho, verde e lilás. Note-se que, para que se contemplem todos os pares de bits possíveis, devem comparar-se os bits das palavras com origem no canal temporal A com os bit das palavras com origem no canal temporal B e os bits das palavras com origem no canal temporal B com os bits das palavras com origem no canal temporal A.

Tabela 4.9 – Ilustração das comparações de bits das palavras nos sinais *a* e *b* de entrada levadas a cabo no bloco *Coincidências entre Pares* para as diferentes janelas temporais de coincidências, *W*.

W	COMPARAÇÕES ENTRE PARES DE BITS
1 <i>T</i> <sub>a</sub>	Comparam-se os bits que ocupam a mesma posição nas palavras $a_N e b_N$ : $\begin{pmatrix} a_{Nn} & a_{N(n-1)} \cdots & a_{NI} \\ \uparrow & \uparrow & \cdots & \uparrow \\ \langle b_{Nn} & b_{N(n-1)} \cdots & b_{NI} \rangle \end{pmatrix}$
2 <i>T</i> <sub>a</sub>	Comparam-se os bits que ocupam a mesma posição nas palavras $a_N e b_N e$ , para além disso, compara- se $a_{Ni} \operatorname{com} b_{N(i+1)} e b_{Ni} \operatorname{com} a_{N(i+1)}$ : $\langle a_{On} \cdots a_{Ol} \rangle \langle a_{Nn} \ a_{N(n-1)} \cdots a_{N2} \ a_{Nl} \rangle$ $e \langle a_{On} \cdots a_{Ol} \rangle \langle b_{Nn} \ b_{N(n-1)} \cdots b_{N2} \ b_{Nl} \rangle$ $e \langle a_{On} \cdots a_{Ol} \rangle \langle a_{Nn} \ a_{N(n-1)} \cdots a_{N2} \ a_{Nl} \rangle$
3 <i>T</i> <sub>a</sub>	Comparam-se os bits que ocupam a mesma posição nas palavras $a_N e b_N e$ , para além disso, compara- se $a_{Ni} \operatorname{com} b_{N(i+1)} e \operatorname{com} b_{N(i+2)} e b_{Ni} \operatorname{com} a_{N(i+1)} e \operatorname{com} b_{N(i+2)}$ : $\langle a_{On} \cdots a_{O2} a_{O1} \rangle \langle a_{Nn} a_{N(n-1)} a_{N(n-2)} \cdots a_{N3} a_{N2} a_{N1} \rangle$ $\vdots \\ \langle b_{On} \cdots b_{O2} b_{O1} \rangle \langle b_{Nn} b_{N(n-1)} b_{N(n-2)} \cdots b_{N3} b_{N2} b_{N1} \rangle$ e $\langle a_{On} \cdots a_{O2} a_{O1} \rangle \langle a_{Nn} a_{N(n-1)} a_{N(n-2)} \cdots a_{N3} a_{N2} a_{N1} \rangle$ $\vdots \\ \langle b_{On} \cdots b_{O2} b_{O1} \rangle \langle b_{Nn} b_{N(n-1)} b_{N(n-2)} \cdots b_{N3} b_{N2} b_{N1} \rangle$
4 <i>T</i> <sub>a</sub>	Comparam-se os bits que ocupam a mesma posição nas palavras $a_N e b_N e$ , para além disso, compara- se $a_{Ni} \operatorname{com} b_{N(i+1)}, b_{N(i+2)} e \operatorname{com} b_{N(i+3)} e b_{Ni} \operatorname{com} a_{N(i+1)}, a_{N(i+2)} e \operatorname{com} a_{N(i+3)}$ : $\langle a_{On} \cdots a_{O3} \ a_{O2} \ a_{O1} \rangle \langle a_{Nn} \ a_{N(n-1)} \ a_{N(n-2)} \ a_{N(n-3)} \cdots a_{N4} \ a_{N3} \ a_{N2} \ a_{N1} \rangle$ $\cdots \langle b_{On} \cdots b_{O3} \ b_{O2} \ b_{O1} \rangle \langle b_{Nn} \ b_{N(n-1)} \ b_{N(n-2)} \ b_{N(n-3)} \cdots b_{N4} \ b_{N3} \ b_{N2} \ b_{N2} \rangle$ e $\langle a_{On} \cdots a_{O3} \ a_{O2} \ a_{O1} \rangle \langle a_{Nn} \ a_{N(n-1)} \ a_{N(n-2)} \ a_{N(n-3)} \cdots a_{N4} \ a_{N3} \ a_{N2} \ a_{N1} \rangle$ $\cdots \langle b_{On} \cdots b_{O3} \ b_{O2} \ b_{O1} \rangle \langle b_{Nn} \ b_{N(n-1)} \ b_{N(n-2)} \ b_{N(n-3)} \cdots b_{N4} \ b_{N3} \ b_{N2} \ b_{N2} \rangle$

Desenvolveram-se duas arquiteturas para o bloco *Coincidências entre Pares* que, à semelhança do que foi feito no bloco *Deteção de Eventos*, se designaram por *programmable* e *hard wired*.

A arquitetura *programmable* possibilita a programação, em tempo real, da janela temporal de coincidências, *W*, com o valor máximo limitado pelo genérico G\_E\_C\_WINDOW.

Na arquitetura *hard\_wired* o genérico G\_E\_C\_WINDOW é usado para introduzir diretamente o valor da janela temporal de coincidências que se pretende utilizar:

- se G\_E\_C\_WINDOW = 0,  $W = 1T_a$ ;
- se G\_E\_C\_WINDOW = 1,  $W = 2T_a$ ;
- se G\_E\_C\_WINDOW = 2,  $W = 3T_a$ ;
- se G\_E\_C\_WINDOW = 3,  $W = 4T_a$ .

A arquitetura *hard\_wired* consome menos recursos da FPGA do que a *programmable* uma vez que, na síntese, é eliminada a lógica extra da arquitetura *programmable* não utilizada na versão *hard\_wired*. A arquitetura *programmable* é, por isso, de maior utilidade numa fase de seleção da janela temporal de coincidências. Uma vez selecionada esta janela, poderá ser preferível recorrer à arquitetura *hard\_wired* para se reduzir os recursos da FPGA utilizados.

Na Figura 4.20 pode observar-se a arquitetura concebida para este bloco de hardware.



Figura 4.20 – Diagrama de blocos ilustrativo da arquitetura desenvolvida para o bloco *Coincidências entre Pares*.

A entidade VHDL que implementa a arquitetura deste bloco de *hardware* foi designada por *edge\_coinc*. Os genéricos que esta usa encontram-se descritos na Tabela 4.10.

GENÉRICOS	DESCRIÇÃO
G_E_WORD_WIDTH	Número <i>n</i> de bits das palavras à entrada do bloco <i>Coincidência Entre Pares</i> .
G_E_C_WINDOW	Na arquitetura <i>PROGRAMMABLE</i> é o valor máximo da janela temporal de coincidências. Na arquitetura <i>HARD_WIRED</i> é o valor da janela temporal de coincidências que se pretende programar. Pode tomar valores de 0, 1, 2 e 3.

Tabela 4.10 – Genéricos utilizados na entidade *edge coinc*.

#### 4.6.1.1. Simulação funcional

A simulação funcional do bloco *Coincidência entre Pares* foi levada a cabo para diferentes valores de  $G_E_WORD_WIDTH e G_E_C_WINDOW$ . Para o efeito, criaram-se várias bancadas de teste que simulam diferentes sinais *a* e *b* de entrada.

Os resultados das simulações levadas a cabo revelaram ser os esperados. A título de ilustração mostra-se, na Figura 4.21, o resultado de uma simulação da entidade *edge\_coinc*, arquitetura *programmable*, na qual o limite máximo da janela temporal de coincidências é  $4T_a$  (neste caso fez-se G\_E\_C\_WINDOW = 3) e se programaram, em tempo real, três valores diferentes para a janela temporal de coincidências, usando o sinal *Cw\_size*. A bancada de teste aqui usada simula sinais *Bits1* e *Bits2* de entrada formados por palavras de 12 bits todas com as sequências:

Desta forma, as posições ocupadas pelos selos temporais nas palavras de *Bits1* e *Bits2* distam sempre entre si 3 posições. Começa-se por se programar uma janela  $4T_a$  (neste caso  $Cw\_size =$  "011") que aceita como coincidentes eventos assinalados por selos temporais que ocupam a mesma posição nas palavras ou então que ocupam posições que distam entre si até 3 posições. O instante em que esta janela é programada é assinalado na Figura 4.21 pelo Cursor 1. Neste caso, o critério de coincidência é cumprido pelas palavras de *Bits1* e *Bits2*, pelo que o sinal  $Ec\_trigger\_o$  assume o valor lógico 1 no ciclo do relógio  $E\_word\_clk$  seguinte, como assinalado pelo Cursor 2. Nesta figura, o Cursor 2 assinala também o instante em a janela  $3T_a$ 

é programada (neste caso  $Cw\_size = "010"$ ). Esta janela aceita como coincidentes apenas eventos assinalados por selos temporais que ocupam a mesma posição nas palavras ou então que ocupam posições que distam entre si até 2 posições. Neste caso, as palavras de *Bits1* e *Bits2* não cumprem o critério de coincidência, pelo que o sinal *Ec\\_trigger\\_o* assume o valor lógico 0 no ciclo do relógio *E\\_word\\_clk* seguinte, como assinalado pelo Cursor 3. O Cursor 3, nesta figura, assinala também o instante em que se programa a janela  $1T_a$  (neste caso  $Cw\_size =$ "000") que aceita como coincidentes apenas eventos assinalados por selos temporais que se ocupam as mesma posições nas palavras. Uma vez mais as palavras de *Bits1* e *Bits2* não cumprem o critério de coincidência, pelo que o sinal *Ec\\_trigger\\_o* continua a assumir o valor lógico 0, como assinalado pelo Cursor 4. No instante assinalado por este cursor, as palavras de *Bits1* e *Bits2* foram alteradas para os valores

> $Bits1 \rightarrow \langle 0 0 0 0 0 0 0 1 0 0 0 0 \rangle$ Bits2 \rightarrow \langle 0 0 0 0 0 0 0 1 0 0 0 0 0 \rangle

estando ainda programada a janela  $1T_a$ , pelo que o sinal  $Ec\_trigger\_o$  assume de novo o valor lógico 1 no ciclo do relógio *E word clk* seguinte, como assinalado pelo Cursor 5.



Figura 4.21 – Resultado de uma simulação da entidade *edge\_coinc*, arquitetura *programmable*, na qual o limite máximo da janela temporal de coincidências é  $4T_a$  e se programam, em tempo real, as janelas  $4T_a$ ,  $3T_a$  e  $1T_a$ .

## 4.6.2. Arquitetura do bloco Matriz de Coincidências

O bloco *Matriz de Coincidências* constrói a matriz  $C = [c_{i,j}]$  instanciando a entidade VHDL que implementa a arquitetura do bloco *Coincidências entre Pares* um número de vezes igual ao número de pares de canais temporais distintos. Para um tomógrafo com um número total *TN* de canais temporais, o número de pares de canais distintos é igual  $\frac{TN!}{2\times(TN-2)!}$ . No caso de se considerar um tomógrafo com 6 canais temporais, a entidade VHDL que implementa a arquitetura do bloco *Coincidências entre Pares* é instanciada 15 vezes, ainda que se utilize, por facilidade na escrita do código, o formalismo inerente à matriz bidimensional.

Em termos de portos, o bloco *Matriz de Coincidências* pode ser descrito da forma ilustrada na Figura 4.22. A entidade VHDL que implementa a arquitetura deste bloco de *hardware* foi designada por *edge\_cmatrix*. Os genéricos que esta usa encontram-se descritos na Tabela 4.11.



Figura 4.22 – Diagrama ilustrativo das entradas e das saídas do bloco Matriz de Coincidências.

GENÉRICOS	DESCRIÇÃO
G_E_WORD_WIDTH	Número <i>n</i> de bits das palavras à entrada do bloco <i>Matriz de Coincidências</i> .
G_E_C_WINDOW	Usado no bloco Coincidências entre Pares.
G_E_TN_CHANNELS	Número total TN de canais temporais do tomógrafo PET.
G_E_COINC_HARD_WIRED	Booleano usado para selecionar a arquitetura do bloco <i>Coincidências entre Pares</i> (se <i>true</i> é usada a arquitetura <i>hard_wired</i> , se <i>false</i> é usada a arquitetura <i>programmable</i> ).

Tabela 4.11 – Genéricos utilizados na entidade edge cmatrix.

## 4.6.3. Simulação funcional do bloco Matriz de Coincidências

A simulação funcional deste bloco de *hardware* foi levada a cabo para diferentes valores de G\_E\_WORD\_WIDTH, G\_E\_TN\_CHANNELS e  $Cw\_size$ . Para o efeito, criaram-se várias bancadas de teste que simulam diferentes sinais  $E\_bits$  de entrada.



Figura 4.23 - Resultado de uma simulação da entidade *edge\_cmatrix*, arquitetura *hard\_wired*, para uma janela temporal de coincidências  $3T_a$ .

Os resultados das simulações levadas a cabo revelaram ser os esperados. A título de ilustração mostra-se, na Figura 4.23, o resultado de uma simulação da entidade edge cmatrix, arquitetura hard wired, para o caso em que se usa uma janela temporal de coincidências  $3T_a$  $G \in C WINDOW = 2$ ). Nesta simulação fez-se (fez-se, neste caso, ainda G E TN CHANNELS = 6 e G E WORD WIDTH = 12. Como tal, o sinal de entrada E bits é um vetor com 6 elementos, sendo estes formados por palavras de 12 bits. Na bancada de teste criada para esta simulação, os 6 elementos do primeiro vetor a dar entrada no bloco Matriz de Coincidências têm todos os seus bits ao valor lógico 0 mas, no instante assinalado pelo Cursor 1, esta situação altera-se, tendo os elementos E bits (1), E bits (3) e E bits (5) selos temporais assinalados. Usando-se uma janela temporal de coincidências  $3T_a$ , aceitam-se como coincidentes eventos assinalados por selos temporais que distam entre si até 2 posições. Sendo assim, os pares de elementos (1,3) e (1,5) cumprem ambos o critério de coincidência, ocorrendo uma coincidência múltipla. Neste caso, espera-se que, no ciclo do relógio  $E_word_clk$  seguinte, na matriz *Cmatrix\_o* de saída do bloco de *hardware*, todos os bits estejam ao valor lógico 0, exceto os bits *Cmatriz\_o* (1)(3) e *Cmatriz\_o* (1)(5), que deverão estar ao valor lógico 1. Como assinalado pelo Cursor 2, estes resultados confirmam-se.

# 4.7. Bloco Validação de Coincidências

O bloco de hardware designado por Validação de Coincidências implementa:

- a seleção das coincidências que são consideradas válidas, de entre as coincidências encontradas no bloco precedente *Matriz de Coincidências*, atendendo às seleções que o utilizador fez para o campo de visão (*FOV*) do tomógrafo e para a rejeição, ou não rejeição, de coincidências múltiplas, como descrito na Secção 2.8 e na Secção 2.9;
- a geração dos sinais de disparo individuais para os vários canais DAQ.

Atendendo a que, na validação das coincidências, são usados dois critérios distintos (campo de visão e possibilidade de rejeição de coincidências múltiplas), pode falar-se numa tripla funcionalidade deste bloco de *hardware*:

- avaliação da validade das coincidências atendendo ao campo de visão selecionado pelo utilizador;
- 2. possibilidade da rejeição de coincidências múltiplas;
- 3. geração dos sinais de saída individuais para os canais DAQ.

Esta tripla funcionalidade levou-nos a optar pela hierarquização do bloco de *hardware*, tendose desenvolvido as seguintes três subunidades:

- Campo de Visão bloco de hardware que implementa a validação de coincidências atendendo ao campo de visão selecionado pelo utilizador;
- Coincidências Múltiplas bloco de hardware que implementa a rejeição de coincidências múltiplas;
- Mat\_Vet bloco de hardware usado, entre outras, para gerar os sinais de disparo individuais para os vários canais DAQ.

Segue-se uma descrição dos diferentes módulos desenvolvidos.

## 4.7.1. Bloco Campo de Visão

A questão da definição de campo de visão (*FOV*) foi já apresentada na Secção 2.8 e exemplificada na mesma secção para o caso de um tomógrafo cilíndrico com 6 canais temporais. Concluiu-se ser possível definirem-se três campos de visão para este tomógrafo, que

se designaram por 0, 1 e 2. Na Figura 2.9 ilustraram-se os pares de canais considerados para o elemento de deteção 1 do tomógrafo, para os diferentes valores do campo de visão. Referiu-se ainda que este processo tem que ser repetido para os restantes elementos de deteção do tomógrafo, até se terem contemplado todos os pares de elementos de deteção aceites para um determinado valor do *FOV*.

A avaliação da validade das coincidências assinaladas na matriz  $C = [c_{i,j}]$  de saída do bloco *Matriz de Coincidências*, atendendo ao campo de visão selecionado pelo utilizador, passa apenas por selecionar, nesta matriz, os elementos  $c_{i,j}$  que correspondem a pares de sinais provenientes de canais temporais aceites para o valor do campo de visão em questão. O sinal de saída do bloco *Campo de Visão* pode, então, ser também uma matriz quadrada, com um número de elementos igual ao da matriz  $C = [c_{i,j}]$ , na qual os elementos ao valor lógico 1 correspondem a pares de sinais para os quais se determinou uma coincidência e que cumprem o critério do campo de visão selecionado. Tal sugeriu-nos ser possível usar simplesmente uma matriz "máscara" para conseguir este resultado, que designaremos por  $VAL = [val_{i,j}]$ , cujos elementos ao valor lógico 1 correspondem a pares de canais temporais aceites para o campo de visão selecionado, como ilustrado na Figura 4.24. Designando-se a matriz de saída do bloco campo de visão por  $FC = [fc_{i,j}]$ , o elemento  $fc_{i,j}$  da matriz de saída será então dado por

$$fc_{i,j} = c_{i,j} \cap val_{i,j}$$

onde  $1 \le i \le 6$  e  $1 \le j \le 6$  para um tomógrafo com 6 canais temporais.

	(A)	F	0V	´= (	0	(B) <i>I</i>	FOV	= 1			(	C)	FC	<b>)</b> V	= 2	2	
٥٦	0	0	1	0	ר0	L0 0	1 1	1	ר0	Γ	0	1	1	1	1	ן1	
0	0	0	0	1	0	0 0	0 1	1	1		0	0	1	1	1	1	
0	0	0	0	0	1	0 0	0 0	1	1		0	0	0	1	1	1	
0	0	0	0	0	0	0 0	0 0	0	1		0	0	0	0	1	1	
0	0	0	0	0	0	0 0	0 0	0	0		0	0	0	0	0	1	
L0	0	0	0	0	0]	$L_0 0$	0 0	0	0]	L	0	0	0	0	0	0]	

Figura 4.24 – Ilustração das matrizes "máscara"  $VAL = [val_{i,j}]$  para (A) FOV = 0, (B) FOV = 1 e (C) FOV = 2 para o caso de um tomógrafo PET com 6 canais temporais.

Numa situação mais genérica de um tomógrafo PET com um número total *TN* de canais temporais, é sempre possível definir-se o valor máximo do número de campos de visão permitidos. Designando-se este valor por *MFOV*, e mantendo-se o sistema de numeração de canais temporais ilustrado na Figura 2.9 para o tomógrafo RPC-PET com 6 canais temporais (contagem crescente com intervalo de uma unidade, no sentido dos ponteiros do relógio, desde

0 até *TN*), é possível definirem-se para um tomógrafo com um número total *TN* de canais temporais os campos de visão 0, 1,...,*MFOV*, onde *MFOV* pode tomar o valor máximo de  $\left(\frac{TN}{2} - 1\right)$ .

Desenvolveram-se três arquiteturas para este bloco de *hardware*, que se designaram por *programmable*, *hard\_wired* e *manual\_selection*.

A arquitetura *programmable* possibilita a programação, em tempo real, do valor do campo de visão que se pretende utilizar, entre valores inteiros que vão desde 0 até ao limite máximo *MFOV*. O valor de *MFOV* encontra-se parametrizado, sendo igual ao valor de um genérico designado por G\_E\_FOV que, na implementação atual é igual a 2. O valor do campo de visão selecionado pelo utilizador, é fornecido a este bloco de *hardware* na forma de um vetor designado por *FOV*.

Na arquitetura *hard\_wired* o genérico G\_E\_FOV é usado diretamente para introduzir o valor do campo de visão que se pretende utilizar.

A arquitetura *manual\_selection* foi especialmente concebida para permitir ao utilizador selecionar os pares de canais com interesse, o que permite utilizar campos de visão arbitrários.



Figura 4.25 – Diagrama ilustrativo das entradas e das saídas do bloco Campo de Visão.

Tabela 4.12 - Genéricos utilizados na entidade edge\_FOV.

GENÉRICOS	DESCRIÇÃO
G_E_TN_CHANNELS	Número total TN de canais temporais do tomógrafo PET.
	Na arquitetura <i>PROGRAMMABLE</i> é o valor máximo do campo de visão permitido.
G_E_FOV	Na arquitetura <i>HARD_WIRED</i> é o valor do campo de visão que se pretende programar.
	Não é usado na arquitetura MANUAL_SELECTION.

O bloco *Campo de Visão* pode ser descrito, em termos de portos, como ilustrado na Figura 4.25. A entidade VHDL que implementa a arquitetura deste bloco de *hardware* foi designada por *edge\_FOV*. Os genéricos que esta usa encontram-se descritos na Tabela 4.12.

## 4.7.2. Bloco Mat\_Vet

O bloco *Mat\_Vet* foi projetado com o intuito de converter uma representação matricial numa representação vetorial. Inicialmente este bloco seria necessário para converter os dados contidos na matriz  $C = [c_{i,j}]$  de saída do bloco *Matriz de Coincidências*, de ordem  $TN \times TN$ , em TN sinais de 1 bit de saída para os canais DAQ representados num vetor  $V = [v_k]$  de TNelementos. Contudo, veio também a ser usado para converter os dados contidos na matriz FC = $[fc_{i,j}]$  de saída do bloco *Campo de Visão* em TN sinais de 1 bit representados igualmente num vetor  $V = [v_k]$  de TN elementos.

Na matriz  $C = [c_{i,j}]$  de saída do bloco *Matriz de Coincidências*, apenas se encontram ao valor lógico 1 elementos correspondentes a pares (i,j) de sinais que se encontram em coincidência (ver Secção 4.6) e, na matriz  $FC = [fc_{i,j}]$  de saída do bloco *Campo de Visão*, apenas se encontram ao valor lógico 1 elementos correspondentes a pares de sinais (i,j) que se encontram em coincidência e, em simultâneo, são originários de pares (I,J) de canais temporais aceites para o *Campo de Visão* em questão. Numa representação consentânea com estas, o vetor  $V = [v_k]$  de saída do bloco *Mat\_Vet* tem ao valor lógico 1 os bits correspondentes aos pares (i,j) das matrizes  $C = [c_{i,j}] \in FC = [fc_{i,j}]$  que se encontram ao valor lógico 1.

Designe-se por:

- $M = [m_{i,j}]$  a matriz de entrada no bloco *Mat\_Vet*, onde  $1 \le i \le TN$  e  $1 \le j \le TN$ ;
- $V = [v_k]$  o vetor de saída do bloco *Mat\_Vet*, onde  $1 \le k \le TN$ ;
- $m_{k,j} = \langle m_{k,1} m_{k,2} \cdots m_{k,TN} \rangle$  a linha k de  $M = [m_{i,j}];$
- $m_{i,k} = \langle m_{1,k} m_{2,k} \cdots m_{TN,k} \rangle$  a column k de  $M = [m_{i,j}]$ .

Atendendo a que a linha  $m_{k,j}$  e a coluna  $m_{i,k}$  contêm todas as combinações possíveis do sinal k proveniente de um canal temporal K com os sinais provenientes dos restantes TN - 1 canais temporais do tomógrafo, o elemento k do vetor  $V = [v_k]$  é:

$$v_k = (m_{k,1} \cup m_{k,2} \cup \cdots \cup m_{k,TN}) \cup (m_{1,k} \cup m_{2,k} \cup \cdots \cup m_{TN,k}).$$

Este valor é atualizado em cada ciclo do *Relógio do Sistema*,  $E_word_clk$ , e o vetor  $V = [v_k]$  é registado à saída do bloco de *hardware* com esse mesmo relógio.

O bloco *Campo de Visão* pode-se descrever, em termos de portos, da forma ilustrada na Figura 4.26. A entidade VHDL que implementa a arquitetura deste bloco de *hardware* foi designada por *edge cvector*. Os genéricos que esta usa encontram-se descritos na Tabela 4.13.



Figura 4.26 – Diagrama ilustrativo das entradas e das saídas do bloco Mat Vet.

Tabela 4.13 – Genéricos utilizados na entidade edge cvector.

GENÉRICOS	DESCRIÇÃO
G_E_TN_CHANNELS	Número total <i>TN</i> de canais temporais do tomógrafo PET. Ordem da matriz à entrada do bloco <i>Mat_Vet</i> e a dimensão do vetor à sua saída.

## 4.7.3. Bloco Coincidências Múltiplas

O bloco *Coincidências Múltiplas* implementa a deteção da ocorrência de coincidências múltiplas, tal como indicado pelo seu nome. Esta deteção é levada a cabo a partir dos dados contidos no vetor  $V = [v_k]$  de saída do bloco *Mat\_Vet*. Por facilidade de explanação, nesta secção designaremos este vetor por *Cvector*.

À saída deste bloco de *hardware* pretende-se ter um sinal de 1 bit que desempenhe o papel de bandeira de sinalização da ocorrência de coincidências múltiplas. Este sinal é aqui designado por *Mcoinc*, e procurou-se obter a seguinte representação:

- Mcoinc = 1 quando mais do que 2 elementos de Cvector se encontram ao valor lógico 1;
- se apenas dois elementos deste vetor estiverem ao valor lógico 1 ou nenhum elemento estiver ao valor lógico 1 então *Mcoinc* = 0.

Neste bloco de *hardware* avalia-se se o número de elementos de *Cvector* que se encontram ao valor lógico 1. Para evitar usar operações de soma, construiu-se um algoritmo em que se percorrem todos os *TN* elementos de *Cvector* e se usam três bandeiras, que se designaram por *one, two* e *several*, para assinalar a ocorrência, neste vetor, de 1, 2 ou mais do que 2 bits ao valor lógico 1, respetivamente. Inicialmente estas bandeiras estão todas ao valor lógico 0 e, quando o primeiro bit que é encontrado a 1, a bandeira *one* assume o valor lógico 1, mantendo-

se as *two* and *several* a 0; se um segundo bit a 1 for encontrado em *Cvector*, a bandeira *two* assume o valor lógico 1, mantendo-se a *several* a 0; se um terceiro, ou mais, bits a 1 forem encontrados em *Cvector* a bandeira *several* toma o valor lógico 1.

Em termos de portos, o bloco *Coincidências Múltiplas* pode ser descrito da forma ilustrada na Figura 4.27. A entidade VHDL que implementa a arquitetura deste bloco de *hardware* foi designada por *edge\_mreject*. Os genéricos que esta usa encontram-se descritos na Tabela 4.14.



Figura 4.27 – Diagrama ilustrativo das entradas e das saídas do bloco Coincidências Múltiplas.

GENÉRICOS	DESCRIÇÃO
G_E_TN_CHANNELS	Número total <i>TN</i> de canais temporais do tomógrafo PET. Define a dimensão do vetor à entrada do bloco <i>Coincidências</i> <i>Múltiplas</i> .

Tabela 4.14 - Genéricos utilizados na entidade edge mreject.

## 4.7.4. Arquitetura do bloco Validação de Coincidências

Como se tem vindo a referir, no bloco *Validação de Coincidências* usam-se critérios de campo de visão e a possibilidade de rejeição de coincidências múltiplas para selecionar as coincidências que são consideradas válidas, de entre o leque das coincidências assinaladas na matriz de saída do bloco precedente *Matriz de Coincidências*. Pretendeu-se, por isso, que esta divisão conceptual se traduzisse na arquitetura desenvolvida para o bloco *Validação de Coincidências*. Como tal, este bloco foi dividido em dois ramos que se designaram por *Ramo do Campo de Visão* e *Ramo da Rejeição das Coincidências Múltiplas*, como ilustrado na Figura 4.28. A matriz  $C = [c_{i,j}]$  de saída do bloco precedente, *Matriz de Coincidências*, designada nesta secção por *Cmatrix*, dá entrada em ambos os ramos do bloco *Validação de Coincidências*.



Figura 4.28 – Diagrama de blocos ilustrativo da arquitetura desenvolvida para o bloco *Validação de Coincidências*.

No *Ramo do Campo de Visão*, *Cmatrix* dá diretamente entrada no bloco *Campo de Visão* que implementa a validação das coincidências assinaladas atendendo ao campo de visão selecionado pelo utilizador. A matriz de saída deste bloco de *hardware*, designada na Secção 4.7.2 por *Cmatriz\_o*, e nesta secção por *Cmatrix\_FOV*, como ilustrado na Figura 4.28, dá então entrada num bloco *Mat\_Vet*, aqui desigando por *Mat\_Vet\_FOV* por pertencer ao *Ramo do Campo de Visão*. Neste bloco, os dados contidos na matriz *Cmatrix\_FOV*, de ordem  $TN \times TN$ , são convertidos em TN sinais de 1 bit que são representados num vetor de TN elementos (ver Secção 4.7.2) aqui designado por *Cvector\_FOV* por pertencer ao *Ramo do Campo de Visão*. Os elementos de *Cvector\_FOV* assinalam todos os canais envolvidos em coincidências consideradas válidas de acordo com o critério do campo de visão.

No *Ramo da Rejeição de Coincidências Múltiplas, Cmatrix* dá entrada num outro bloco *Mat\_Vet*, aqui designado por *Mat\_Vet\_mr*, por pertencer ao *Ramo da Rejeição de Coincidências Múltiplas*. Este bloco coloca à sua saída um vetor, aqui designado por *Cvector\_mr*, em que se assinalam todos os canais envolvidos em coincidências (note-se que, na implementação atual, se consideram aqui todas as coincidências, e não somente as validadas pelo *FOV*). Este vetor dá então entrada no bloco *Coincidências Múltiplas* que implementa a deteção de coincidências múltiplas e coloca à sua saída o sinal *Mcoinc*. Pretendeu-se, no *Ramo da Rejeição de Coincidências Múltiplas*, fornecer ao utilizador a possibilidade de rejeitar, ou não, coincidências múltiplas, como descrito na Secção 2.9. Tal levou a que se terminasse este ramo com uma porta lógica AND que tem como entrada o sinal *Mcoinc* e um sinal externo designado por *M\_reject*, que o utilizador pode usar para fazer a sua escolha: se *M\_reject* = 1 rejeitam-se todas as coincidências caso ocorram coincidências múltiplas.

A saída da porta AND é usada como sinal de controlo (SEL) de um multiplexador cujas entradas A e B são, respetivamente, um vetor V com TN elementos, encontrando-se todos eles ao valor lógico 0, e o vetor *Cvector\_FOV* de saída do *Ramo do Campo de Visão*. O multiplexador coloca à sua saída o vetor V quando SEL = 1 inibindo-se, desta forma, sinais de disparo para todos os canais DAQ.

O bloco *Validação de Coincidências* termina com um registo controlado pelo *Relógio do Sistema*, *E\_word\_clk*. O sinal de saída deste registo, aqui designado por *DAQ\_trigger\_o*, pode ser utilizado como sinal de disparo pelo sistema DAQ.

A entidade VHDL que implementa a arquitetura do bloco *Validação de Coincidências* foi designada por *edge\_coinc\_val*. Os genéricos que esta usa encontram-se descritos na Tabela 4.15. Refira-se aqui que, como se desenvolveram três arquiteturas diferentes para a entidade *edge\_FOV* que implementa a arquitetura do bloco *Campo de Visão*, se acrescentou na entidade de topo *edge\_coinc\_val* que implementa a arquitetura do bloco *Validação de Coincidências* três genéricos, designados por G\_E\_FOV\_PROGRAMMABLE, G\_E\_FOV\_HARD\_WIRED e

G\_E\_FOV\_MANUAL\_SELECTION, que são booleanos usados para selecionar a arquitetura desejada: como se pode reparar, cada genérico é designado pelo nome da respetiva arquitetura pelo que, se o genérico for *false*, a arquitetura em questão não é utilizada, mas é utilizada se o genérico for *true*. Como apenas uma destas arquiteturas é usada de cada vez, dois dos genéricos deverão ser *false* e apenas um deles ser *true*.

Tabela 4.15 – Genéricos utilizados na entidade edge coinc val.

GENÉRICOS	DESCRIÇÃO
G_E_TN_CHANNELS	Número total TN de canais temporais do tomógrafo PET.
G_E_FOV	Usado no bloco Campo de Visão.
G_E_FOV_PROGRAMMABLE G_E_FOV_HARD_WIRED G_E_FOV_MANUAL_SELECTION	Booleanos usados para permitir, respetivamente, a seleção da arquitetura <i>programmable, hard_wired</i> e <i>manual_selection</i> do bloco campo de visão. Se o genérico for <i>true,</i> a arquitetura respetiva é utilizada.

## 4.7.5. Simulação funcional do bloco Validação de Coincidências

A simulação funcional deste bloco de *hardware* foi levada a cabo para diferentes valores de G\_E\_TN\_CHANNELS, G\_E\_FOV, do sinal *FOV* e, no caso da arquitetura *manual\_selection* da entidade *edge\_FOV*, de diferentes combinações de canais. As várias bancadas de teste cridas para este bloco de *hardware* simulam matrizes quadradas, de diversas ordens, com a maioria dos elementos ao valor lógico 0 e alguns elementos selecionados ao valor lógico 1.

Segue-se um exemplo de simulação (Figura 4.29) onde se mostra o funcionamento global do bloco *Validação de Coincidências*, utilizando-se no bloco *Campo de Visão* a entidade *programmable*. Nesta simulação, a ordem das matrizes é 6×6. Note-se que as matrizes são representadas por 6 vetores sucessivos, correspondentes às linhas da matriz, numa ordenação decrescente de 6 para 1, e os elementos dos vetores também numa ordenação decrescente de 6 para 1 (quando vistos da esquerda para a direita). Na bancada de teste criada para esta simulação, colocaram-se todos os elementos da matriz *Cmatrix* ao valor lógico 0, exceto os elementos pertencentes à 1<sup>a</sup> linha e 2<sup>a</sup> coluna e à 1<sup>a</sup> linha e 5<sup>a</sup> coluna, no instante assinalado pelo Cursor 1. Esta matriz indica, assim, a ocorrência de uma coincidência múltipla entre os sinais

<b>6</b> .	Wsgs										
Genéricos											
📣 G_E_TN_CHANNELS	9	9									
st G_E_FOV	2	2									
4 G_E_FOV_PROGRAMMABLE	TRUE										
📣 G_E_FOV_HARD_WIRED	FALSE										
4 G_E_FOV_MANUAL_SELECTI	ION FALSE										
ProgramaĂ§Ă£o FOV e M_rejec											
EOV	g	01				10					
� M_reject	1							_			
Sinais de entrada											
🖅 📣 Cmatrix	} {000000}	0 {00}{00	00000} {000000	<u>} {000000} {000000</u>	0)} {000000} {0100	10}					
<ul> <li>Sinais internos do Ramo C.V. –</li> </ul>											
💶 📣 cmatrix_fov	} {000000}	0 {00}{00	000003 {000000	} {000000} {000000}	<pre>} {000000} {0100</pre>	00} {{0	0000} {0000	000} {0000	00} {000000} {000	000} {0100	10}
to content for	010011	000000	0 1000 1				0100	011			
— Sinais internos Ramo R.C.M. —											
■-<> cvector_mr	010011	000000	010011								
🔷 mcoinc	1										
— Sinais de controlo e saÃ-das —											
🖅 🎝 DAQ_trigger_o	000000	000000		010001				010	0011		000000
E_word_dk	-1										
	sd nnnnz Mok		30000	s 40(	000 ps	50000 ps		60000 ps	7000	0 ps	8000
Curs	or 1 23400 ps	23400 p	s 4680 ps	0							
Curs	or 2 28080 ps		28080 ps								
Curs	or 3 32760 ps			32760 ps							
Gurs Curs	or 4 51480 ps					51480	os	sd (			
🔒 Y 💿	or 5 56160 ps						56160 ps	46	30 ps		
Curs	or 6 60840 ps							60840 p	s10640 ps		
Curs	or 7 71480 ps									1480 ps	3400 ps
GUrs Curs	or 8 74880 ps									7485	SQ DS

Figura 4.29 - Resultado de uma simulação da entidade  $edge\_coinc\_val$  na qual se programou um FOV = 1 e a rejeição de coincidências múltiplas.

provenientes dos canais 1, 2 e 5. Os pares de canais (1,2) e (1,5) são ambos aceites para o FOV = 2, mas para o FOV = 1 o par (1,5) é aceite, mas o (1,2) não (Figura 4.24).

Encontrando-se programado o FOV = 1 (codificado como "01", na Figura 4.29), no *Ramo do Campo de Visão* (Ramo C.V.) a matriz *cmatrix\_FOV* surje (Cursor1), com todos os seus elementos ao valor lógico 0, exceto o elemento (1,5), que está ao valor lógico 1, e o *cvector\_FOV* surge no ciclo do relógio *E\_word\_clk* seguinte com todos os elementos ao valor lógico 0, exceto os elementos 1 e 5, como assinalado pelo Cursor 2. No *Ramo da Rejeição de Coincidências múltiplas* (Ramo R.C.M.), o vetor *cvector\_mr* surje à saída do bloco *Mat\_Vet\_mr* com um ciclo do relógio *E\_word\_clk* de atraso em relação à matriz *Cmatrix* de entrada (Cursor 2) e, como esperado, tem assinalados ao valor lógico 1 os elementos 1, 2 e 5, pelo que o sinal *mcoinc* toma o valor lógico 1 ainda nesse ciclo do relógio *E\_word\_clk* (Cursor 2), assinalando a existência de coincidências múltiplas. Como *M\_reject* está ao valor lógico 0 (indicativo de que o utilizador não pretende rejeitar coincidências múltiplas), o sinal *DAQ\_trigger\_o* de saída do bloco *Validação de Coincidências* é igual ao sinal *Cvector\_FOV*, como assinalado pelo Cursor 3. Ou seja, identificam-se os três canais que participam na coincidência múltipla.

Mudando a programação do *FOV* para 2 (codificado como "10", na Figura 4.29), como assinalado pelo Cursor 4), o par de canais (1,2) passa também a ser permitido para o campo de visão selecionado, pelo que, no *Ramo do Campo de Visão* a matriz *cmatrix\_FOV* tem agora mais o elemento (1,2) ao valor lógico 1 e o vetor *cvector\_FOV* tem os elementos 1, 2 e 5 ao valor lógico 1, como assinalado pelo Cursor 5. No *Ramo da Rejeição de Coincidências múltiplas* o vetor *cvector\_mr* não se altera, continuando a ter assinalados ao valor lógico 1 os elementos 1, 2 e 5, e o sinal *mcoinc* continua também ao valor lógico 1. Mantendo-se o sinal *M\_reject* ao valor lógico 0, o sinal *DAQ\_trigger\_o* de saída do bloco *Validação de Coincidências* continua a ser igual ao sinal *cvector\_FOV* tendo agora mais o elemento 2 ao valor lógico 1, como assinalado pelo Cursor 6.

Por fim mostra-se uma situação em que se mantém a existência de coincidências múltiplas entre os sinais provenientes dos canais 1, 2 e 5, um FOV = 2 programado, mas em que o sinal  $M_{reject}$  muda para o valor lógico 1 (indicativo de que o utilizador pretende rejeitar coincidências múltiplas), como assinalado pelo Cursor 7. Como, em simultâneo, o sinal *mcoinc* do *Ramo da Rejeição de Coincidências múltiplas* se encontra ao valor lógico 1, o sinal  $DAQ_{trigger_o}$  toma o valor "000000" no ciclo do relógio  $E_{word_clk}$  seguinte, como assinalado pelo Cursor 8.
# 4.8. O Módulo de Deteção de Coincidências

O *Módulo de Detecção de Coincidências*, cujo diagrama de blocos simplificado (com pequenos acrescentos) se reproduz na Figura 4.30, instancia todas as entidades que implementam as arquiteturas dos blocos de *hardware* descritos até esta secção. Aproveitamos para aflorar de novo uma questão já considerada quando referimos a introdução da unidade *Contagem de Eventos* no bloco *Processamento* com o intuito de contar os eventos detetados em cada sinal de tempo. Esta possibilidade, útil para teste, permite aferir a estatística do tomógrafo, e assim verificar o seu funcionamento dentro dos padrões esperados. Interessará ainda, nomeadamente para testes, possuirmos um método para também contar as coincidências detetadas.

Para possibilitar a contagem do número de coincidências entre pares de sinais de tempo, ainda antes de se ter corrido qualquer algoritmo de rejeição de coincidências (ou seja, antes de rejeitar coincidências devido ao FOV ou à rejeição de coincidências múltiplas), a matriz *Cmatrix* de saída do bloco *Matriz de Coincidências* (Secção 4.6), dá entrada, não só no bloco Validação de Coincidências, mas também numa subunidade que se designou por Contagem de Coincidências. Esta subunidade, que funciona à frequência do Relógio do Sistema, implementa contadores cujo número de bits se encontra parametrizado, sendo igual ao valor de um genérico designado por G E COINC COUNTER SIZE, que na implementação atual tem o valor de 32. A cada par de canais temporais distintos de *Cmatrix* está associado um destes contadores. Sempre que o elemento de *Cmatrix* correspondente a um dado par de canais temporais surge ao valor lógico 1, o contador correspondente incrementa. Assim, à saída do bloco Contagem de Coincidências tem-se uma matriz, designada por Cmatrix coinc count o, que contém informação acerca do número total de vezes que cada par de canais participa numa coincidência. Tendo em atenção que, para tomógrafos de maior dimensão, poderá não ser desejável implementar um contador por cada par de canais temporais, providenciou-se a alternativa, no módulo Contagem de Coincidências, de se contarem somente o número de vezes que cada canal participa numa coincidência, informação esta que é dada pela matriz de saída designado por Coinc count o. Note-se que, neste último caso, sempre que se deteta uma coincidência há dois contadores que são incrementados. Desta forma é possível reduzir o número total de contadores necessários, mas perde-se detalhe na informação obtida.

Outra informação que se possibilita também obter é a do número total de vezes que cada canal do tomógrafo participa numa coincidência considerada válida atendendo ao *FOV* selecionado e à rejeição de coincidências múltiplas. Para tal incluiu-se também no *Módulo de* 



Figura 4.30 – Diagrama de blocos ilustrativo da arquitetura geral do *Módulo de Detecção de Coincidências*.

*Deteção de Coincidências* uma outra subunidade, que se designou por *Contagem de Coincidências Válidas*, na qual dá entrada o vetor de saída *DAQ\_trigger\_o* do bloco *Validação de Coincidências* (Secção 4.7). Esta subunidade, que funciona à frequência do *Relógio do Sistema*, implementa também contadores cujo número de bits se encontra parametrizado pelo genérico G\_E\_COINC\_COUNTER\_SIZE. A cada canal distinto de *DAQ\_trigger\_o* está associado um destes contadores. Sempre que o elemento de *DAQ\_trigger\_o* correspondente a um canal surge ao valor lógico 1, o contador correspondente incrementa. A saída do bloco *Contagem de Coincidências Válidas* é a matriz que se designou por *Val\_coinc\_count\_o*.

Na Figura 4.30 pode observar-se a inclusão dos blocos *Contagem de Coincidências* e *Contagem de Coincidências Válidas* no *Módulo de Detecção de Coincidências* desenvolvido.

Será agora interessante proceder a uma simulação onde se mostra o funcionamento global do Módulo de Detecção de Coincidências. Simula-se para um tomógrafo composto por 6 canais temporais (G E TN CHANNELS = 6), usando-se um Relógio de Amostragem, E bit clk, de período 390 ps (frequência 2.56 GHz) e um Relógio do Sistema, E word clk, de período 4.68 ns (frequência 213.7 MHz). Utilizam-se as arquiteturas programmable dos vários blocos de hardware. Em utilização normal, o utilizador deverá programar o modo de funcionamento escrevendo nos portos Filter size(TN:1)(1:0), Cw size(TN:1)(3:0), FOV(1:0) e M reject, e asserir o sinal Reset (necessário para inicializar corretamente a operação do bloco Amostragem). Ao desasserir o sinal de Reset, serão gerados, sem mais intervenção por parte do utilizador, os sinais de saída DAQ trigger o(TN:1), que poderão ser emitidos aos respetivos canais de aquisição de dados. Se o utilizador desejar proceder à contagem de coincidências, e.g. para construir um histograma de coincidências, deverá ainda asserir o sinal Reset cnt e, posteriormente, após ter colocado esse sinal a 0, manter o sinal Count en a 1 durante todo o intervalo de tempo durante o qual pretende proceder à contagem. Finalmente, após colocar *Count en* a 0, poderá ler os diferentes contadores. Bastará, para iniciar um novo ciclo de contagens, repetir a sequência descrita (Reset cnt, Count en, leitura dos contadores). O utilizador deverá ainda, caso o deseje, programar os atrasos temporais introduzidos nos sinais provenientes dos canais temporais escrevendo nos portos Cdelay(TN:1)(3:0) e *Fdelay*(*TN*:1)(3:0).

Segue-se um exemplo de simulação (Figura 4.31) onde se mostra o funcionamento global do *Módulo de Detecção de Coincidências*. Para facilitar a visualização não se mostram os sinais que permanecem fixos durante toda a simulação. Utilizam-se as arquiteturas *programmable* dos vários blocos de *hardware* e, como é habitual, faz-se *Filter\_size* = "00" (equivalente a não filtrar o sinal de entrada do bloco *Deteção de Eventos*). Mostra-se a situação

em que o módulo responde da forma mais rápida possível, ou seja, não se introduz qualquer atraso temporal nos sinais (faz-se *Fdelay* = "0000" e *Cdelay* = "0000" para todos os canais temporais). Utiliza-se FOV = 2 (codificado como "10") ou seja, o maior FOV possível. Escolheu-se a janela temporal de coincidências 2Ta (fez-se, neste caso, Cw\_size = "001").

Na Figura 4.31 pode observar-se a simulação funcional do Módulo de Detecção de Coincidências para as condições descritas. Os primeiros sinais provenientes dos canais temporais (entradas Pad) comutam no instante assinalado pelo Cursor 1. Trata-se de eventos nos canais 1, 2 e 4, todos separados de 200 ps. Os sinais nestes canais permanecem ao valor lógico 1 durante cerca de 5 ns, regressando depois ao valor lógico 0. Entretanto o módulo está preparado para os receber: o sinal Reset (bloco Amostragem) e o sinal Reset cnt (que faz o reset de todos os contadores) já regressaram a 0, e pouco depois o sinal Count en vem a 1, assinalando que se irá proceder à contagem dos eventos e coincidências. O Cursor 2 indica o instante em que o sinal Event o, de saída do bloco Processamento, assinala a existência de eventos nos diferents canais temporais. Este sinal surge em simultâneo com E bits o de saída do bloco *Processamento* (que não se apresenta na simulação), que contém os selos temporais dos diferentes canais, e que dará entrada no bloco Matriz de Coincidências. Entretanto, os eventos processados podem ser contados no bloco Contagem de Eventos, surgindo esta contagem um ciclo do relógio do sistema E word clk mais tarde, conforme visível em Event count o. A latência do bloco Processamento é, assim, de 4 períodos do Relógio do Sistema, E word clk.

Tendo finalizado o processamento dos sinais, estes dão entrada no bloco *Matriz de Coincidências*, o que ocorre no instante assinalado pelo Cursor 2. Aí, atendendo que o intervalo de tempo entre os eventos é inferior ao permitido pela janela temporal de coincidências em utilização,  $2T_a$ , será assinalada uma coincidência tripla entre os canais 1, 2 e 4, sendo enviados os correspondentes sinais para o sistema de aquisição de dados, conforme visível em  $DAQ\_trigger\_o$  e assinalado pelo Cursor 3. Note-se que, durante todo este processo,  $M\_reject$  permanece a 0, pelo que não se estão a rejeitar coincidências múltiplas. Assim sendo, podem incrementar-se os contadores de coincidências (bloco *Contagem de Coincidências*) e de coincidências validadas (bloco *Contagem de Coincidências Válidas*) dos respetivos canais temporais, conforme se pode observar nas matrizes *Coinc\_count\_o* e *Val\_coinc\_count\_o*. A latência desta etapa, desde o instante marcado pelo Cursor 2 até ao instante marcado pelo Cursor 3, é de 3 períodos do Relógio do Sistema. Assim, a latência global do *Módulo de Detecção de Coincidências* é de 7 períodos do *Relógio do Sistema*.

	11 20 11 2	(0) (0) (0) (0) (0) (1) (1) (1) (1) (1) (1) (1) (1) (1) (1	300 02 12600 ps 140000 ps 140000 ps 140000 ps 150000 ps 1500000 ps 150000 ps 150000 ps 150000 ps 150000 ps
Entradas	A Electron 0 1 0<		If New D00 ps 000 ps

Figura 4.31 – Simulação do Módulo de Detecção de Coincidências.

Tendo seguido a sequência de tratamento de um conjunto de eventos estamos em condições de simular outros eventos para aferir do desempenho do *Módulo de Deteção de Coincidências*. O primeiro destes eventos está assinalado pelo Cursor 4. Trata-se de eventos nas mesmas condições dos assinalados pelo Cursor 1, pelo que estes deveriam dar origem a novas saídas *DAQ\_trigger\_o* iguais às assinaladas pelo Cursor 3. Contudo, tal não sucede, e *DAQ\_trigger\_o* surge com todos os bits ao valor lógico 0. Isto deve-se ao facto de, entretanto, *M reject* ter sido colocado ao valor lógico 1, levando à rejeição das coincidências múltiplas.

Tal não impede, no entanto, a contagem dos eventos e coincidências que tenham entretanto ocorrido, conforme se pode observar nas matrizes *Event\_count\_o* e *Coinc\_count\_o*: os contadores associados aos canais temporais 1, 2 e 4 incrementaram, tendo agora o valor 2. Só os contadores associados aos canais 1, 2 e 4 da matriz *Val\_coinc\_count\_o* não incrementaram, permanecendo ao valor 1, indicando que as coincidências detetadas foram rejeitadas.

Prosseguindo com a simulação de novos eventos, simularam-se eventos apenas nos canais temporais 1 e 6 (assinalados pelo Cursor 5) e eventos nos canais temporais 1 e 4 (assinalados pelo Cursor 6). Estes dão origem a coincidências válidas, o que pode ser confirmado em  $DAQ\_trigger\_o$ , que apresenta ao valor lógico 1 inicialmente os elementos 1 e 6 e, em seguida, os elementos 1 e 4. Estes acontecimentos refletem-se nos novos valores dos contadores associados aos canais 1, 2, 4 e 6.

# 4.9. Bibliografia

- [1] *IEEE Std 1076-1987 (IEEE Standard VHDL Language Reference Manual)*: IEEE (Institute of Electrical and Electronics Engineers), 1987.
- [2] A. Rushton, *VHDL FOR Logic Synthesis*, 3 ed.: John Wiley & Sons Ltd., 2011.
- [3] *IEEE Std 1076-1993 (IEEE Standard VHDL Language Reference Manual)*: IEEE (Institute of Electrical and Electronics Engineers), 1993.
- [4] *IEEE Std 1076-2008 (IEEE Standard VHDL Language Reference Manual)*: IEEE (Institute of Electrical and Electronics Engineers), 2008.
- [5] F. M. C. Clemêncio, C. F. M. Loureiro, and J. A. C. Landeck, "On-Line Trigger Processing for a Small Animal RPC- Pet Camera," *IEEE Transactions on Nuclear Science*, vol. 58, pp. 1766-1770, 2011.
- [6] Xilinx, "Virtex-5 Family Overview DS100 (v4.4)," 2009.
- [7] Xilinx, "Virtex-5 FPGA User Guide UG190 (v5.3)," 2012.
- [8] Xilinx, "Virtex-5 Libraries Guide for HDL Designs UG621 (v13.1)," 2011.
- [9] A. Blanco, V. Chepel, R. Ferreira-Marques, P. Fonte, M. I. Lopes, V. Peskov, et al., "Perspectives for Positron Emission Tomography with RPCs," Nuclear Instruments & Methods in Physics Research Section a-Accelerators Spectrometers Detectors and Associated Equipment, vol. 508, pp. 88-93, 2003.

- [10] A. Blanco, N. Carolino, C. Correia, L. Fazendeiro, N. C. Ferreira, M. F. F. Marques, et al., "RPC-PET: A New Very High Resolution PET Technology," *IEEE Transactions on Nuclear Science*, vol. 53, pp. 2489-2494, 2006.
- [11] A. Blanco, "A Small Animal PET Prototype with Sub-Millimetre Spacial Resolution Based on tRPCs, Ph.D. thesis," 2011.
- [12] Xilinx, "Virtex-5 FPGA Data Sheet: DC and Switching Characteristics DS202 (v5.3)," 2010.
- [13] M. El-Chammas and B. Murmann, *Background Calibration of Time-Interleaved Data Converters (ACSP - Analog Circuits and Signal Processing)*: Springer-Verlag, 2011.
- [14] T. Instruments;, "SNAA124 Generating Precision Clocks for Time-Interleaved ADCs," 2011.

# 5. Desempenho do *Módulo de Deteção de Coincidências*

### 5.1. Introdução

Tendo-se descrito nos capítulos anteriores, de forma bastante detalhada, com recurso a diversas simulações, o *Módulo de Deteção de Coincidências*, torna-se agora necessário proceder a uma validação experimental do circuito desenvolvido. Tal só será verdadeiramente conseguido se este for colocado a funcionar numa FPGA, o que obriga a dispor de um módulo compatível com as suas necessidades, sendo que a arquitetura intercalada obriga a *hardware* específico. Por esta razão desenvolveu-se um módulo de aquisição de dados, que iremos descrever sumariamente, que inclui as ligações físicas necessárias a nível de PCB (mais especificamente, a ligação, a cada canal temporal de entrada, de três pinos da FPGA, com impedância controlada, e linhas entre pinos tão curtas quanto possível).

Dispondo de meios para implementar o circuito, este pode ser testado com sinais reais provenientes de um tomógrafo PET. Contudo, numa fase inicial, para melhor caracterizar o desempenho do sistema desenvolvido, é preferível utilizar uma fonte de sinal que possibilite uma interpretação mais simples dos resultados obtidos. Consegue-se isso facilmente com um gerador de sinais e linhas de atraso, que podem ser simples cabos coaxiais. A utilização do gerador de sinais possibilita um ambiente para teste simples, barato e determinista, que tem ainda a vantagem de permitir obter rapidamente uma boa estatística para a deteção de coincidências, permitindo facilmente testar as diferentes opções implementadas.

Uma vez caracterizado o circuito com a ajuda do gerador de sinais, procedeu-se em seguida à sua integração no sistema do tomógrafo PET e à obtenção de resultados que exemplificam o seu desempenho num sistema real.

## 5.2. Módulo de aquisição de dados

O *Módulo de Deteção de Coincidências* desenvolvido necessita duma plataforma de *hardware* dedicada, que suporte a arquitetura de amostragem implementada, baseada na intercalação temporal de ISERDES. Por isso, projetou-se um módulo capaz de ser utilizado para gerar os sinais de disparo para o sistema de aquisição de dados do tomógrafo PET quando ocorrem coincidências entre sinais de tempo, tendo-se ainda nele acrescentado um bloco de aquisição de dados. Desenhou-se o módulo em torno duma FPGA da família Virtex-5, da Xilinx, tendo-se escolhido a versão XC5VLX30T por esta incluir linhas série de alto desempenho (que poderia ser utilizada para comunicação entre vários módulos de aquisição de dados) e integrar também um Endpoint para um interface PCI Express e ainda um Ethernet Media Access Controller para facilitar a implementação duma ligação Ethernet [1]. Para conseguir ter um número de canais de aquisição de dados relativamente elevado recorreu-se ao ADS6425 da Texas Instruments, que contém quatro ADCs de 12 bits a 125 MHz num integrado QFN de 64 pinos e apresenta saídas série LVDS [2]. Projetou-se, assim, um módulo de formato PCI centrado na Virtex-5 XC5VLX30T-1C com 8 canais de aquisição de dados de 12 bits a 125 MHz, um bloco de memória de 2 GBytes, e providenciou-se o hardware necessário para implementar os interfaces PCI Express e Ethernet permitidos pela FPGA. Por se achar conveniente, acrescentou-se ainda o hardware necessário para implementar um interface USB 2.0, que se baseou na utilização dum integrado da família Cypress EZ-USB FX2, o CY7C68013, que incorpora um microcontrolador 8051 e um transceiver USB 2.0 [3]. A Cypress fornece também um pacote de software de interface que inclui um driver genérico para a família EZ-USB FX2 facilmente adaptável [4], o que simplificou significativamente a implementação do interface do lado do PC hospedeiro. Para gerar os diferentes relógios necessários ao módulo utilizou-se ainda um condicionador de relógio de precisão da família LMK03000 da Texas Instruments (LMK03001) [5].

O resultado deste desenvolvimento pode ser apreciado na Figura 5.1. Do ponto de vista do *Módulo de Deteção de Coincidências*, garantiu-se o controlo da impedância das linhas que ligam às fichas de entrada correspondentes aos canais temporais, assim como se garantiu que o seu comprimento é igual para todos os canais. Cada ficha de entrada foi ligada a três pinos da FPGA fisicamente próximos e terminada com uma resistência de 50  $\Omega$  (a impedância da linha).



Figura 5.1 – Módulo de aquisição de dados desenvolvido, com os diferentes blocos assinalados, com todos os recursos necessários à sua utilização na geração dos sinais de disparo (à exceção das fichas de entrada dos canais temporais e de saída dos sinais de disparo, que ainda não se encontram colocadas no módulo).

Na execução deste trabalho usou-se o interface USB 2.0 para comunicação com o hospedeiro PC. O condicionador de relógio foi programado para gerar a frequência do *Relógio do Sistema* (213.7 MHz) e povoaram-se as entradas dos canais temporais e os sinais de disparo de saída inicialmente com conetores SMA, que foram posteriormente substituídas por conetores LEMO. O *firmware* da FPGA foi, durante o desenvolvimento, descarregado utilizando a ficha JTAG (acrónimo de *Joint Test Action Group*) e o Platform Cable USB II da Xilinx, tendo sido posteriormente colocado numa EEPROM Xilinx XCF16P, que se encontra soldada no lado não visível do módulo.

O interface USB revelou-se duma utilização prática, simples e expedita. Possibilita a colocação do módulo de aquisição de dados no exterior do PC hospedeiro, o que se revelou útil e prático durante o desenvolvimento, e por outro lado é um interface sempre disponível nos PCs modernos. Do ponto de vista da sua utilização no âmbito do *Módulo de Deteção de Coincidências* não apresenta qualquer limitação, já que a quantidade de informação a transferir é muito reduzida, resumindo-se à escrita de alguns portos de configuração e à leitura de alguns registos (de estado e de contagens de eventos e coincidências).

# 5.3. Testes com o gerador de sinais

#### 5.3.1. Metodologia geral de testes

Nos testes levados a cabo com o gerador de sinais pretendeu-se colocar à entrada do *Módulo de Deteção de Coincidências* sinais com uma relação temporal conhecida, para se poder avaliar duma forma quantitativa o desempenho do módulo. Esta avaliação foi naturalmente feita comparando-se o número de coincidências efetivamente detetadas com o número de coincidências esperadas (ou seja, o número de coincidências que um sistema a funcionar de modo ideal deveria detetar). Uma das dificuldades a enfrentar é a produção de sinais com uma relação temporal fixa e que esteja dentro da gama de valores temporais de interesse, sendo conveniente conseguir desfasamentos entre sinais que abarquem as diferentes janelas temporais de coincidências que se pretende testar. Atendendo a que, como se referiu na secção 4.2., se está a amostrar os sinais a uma frequência efetiva de cerca 2.56 GHz, o período do *Relógio de Amostragem* é de cerca 390 ps, sendo as janelas temporais de coincidências múltiplos inteiros deste valor. Assim, o valor mínimo do desfasamento entre sinais deverá ser, de preferência, inferior à centena de pico-segundo, enquanto que o seu valor máximo de interesse será da ordem de alguns nanosegundos.

Talvez a forma mais simples de obter sinais nestas condições, recorrendo a um gerador de sinais, seja dividir, de forma passiva, o sinal do gerador e levá-lo às entradas do módulo que correspondem aos canais temporais que se pretende testar. Este método permite levar sinais semelhantes às várias entradas do módulo e controlar o desvio temporal entre canais usando linhas de atraso de comprimento conhecido em cada um dos ramos criados. Usando este método, poder-se-á ter sinais temporalmente coincidentes nos canais que se pretendem testar quando as linhas de atraso nos ramos que lhes correspondem tiverem exatamente o mesmo comprimento (o que corresponderia a uma situação ideal) e, também, por exemplo, testar o sistema quando se incrementa o atraso de um dos ramos, desfasando assim os sinais. Estes atrasos podem ser implementados para diferentes gamas de intervalo de tempo, atrasos temporais finos inclusive, alterando-se o comprimento dos diferentes cabos utilizados.

Esta abordagem, além de apresentar baixo custo, tem ainda a vantagem de apresentar um grande determinismo, já que os sinais são conhecidos (em frequência e amplitude) e a relação temporal entre eles é fixa (os sinais são retirados da saída do gerador usando-se conetores divisores de sinal e linhas de atraso que, por serem elementos passivos, não alteram significativamente as características temporais dos sinais). Assim é possível testar o sistema em condições repetíveis e estáveis.

Como eventual desvantagem da metodologia apresentada tem-se o facto do desfasamento temporal entre os sinais de teste não ter características aleatórias, e assim não corresponder às suposições feitas aquando da avaliação da estatística esperada para o sistema (secção 2.6). Também não corresponde diretamente às condições que se encontrarão numa experiência levada a cabo com um tomógrafo PET, pois será de esperar um elevado grau de aleatoriedade no intervalo de tempo entre sinais de tempo. Não obstante, os testes com o gerador de sinais permitem facilmente cobrir as diferentes gamas de tempo com interesse para o tomógrafo PET.

Na Figura 5.2 apresenta-se o aspeto prático do sistema aquando da realização dos testes mencionados. Pode-se observar, ao cimo e à esquerda, o módulo Plataform Cable USB II da Xilinx que permite, utilizando o interface JTAG, programar a FPGA. O módulo é alimentado pela fonte de alimentação do PC, recorrendo-se para tal ao conetor Molex 8981 do módulo. Pode também observar-se no cimo da imagem, mais à direita, o cabo USB para comunicação com o PC hospedeiro. Mais interessante para o nosso objetivo é a parte inferior da imagem, onde se pode observar um cabo proveniente da saída do gerador de sinais ligado a um conetor LEMO em T usado para realizar a divisão física do sinal. Criam-se, desta forma, dois ramos de sinal que são levados a duas fichas SMA e, daí, à FPGA. Controlando o comprimento dos cabos utilizados é possível escolher o desvio temporal entre os sinais nos dois ramos. Um pequeno detalhe de interesse é a presença de um conetor LEMO a 90°, ligada à esquerda do conetor LEMO em T. Iremos, no que segue, utilizar estes conetores para introduzir de forma simples pequenos atrasos temporais na linha de transmissão, atrasos que iremos designar por "atrasos delta": os atrasos delta serão, por isso, iguais ao produto do número de conetores LEMO a 90° introduzidos no percurso do sinal pelo atraso temporal  $\Delta$  introduzido por cada um destes conetores. Pode-se ainda observar a utilização de conetores LEMO lineares entre os cabos que formam cada um dos ramos de sinal.



Figura 5.2 – Montagem experimental para teste do Módulo de Deteção de Coincidências.

Tendo-se estabelecido um método para levar os sinais ao módulo, tornou-se necessário encontrar uma forma de análise do desempenho do sistema, de preferência quantitativa e tão expedita quanto possível. A abordagem desenvolvida baseou-se na implementação, na FPGA, de contadores que permitissem extrair a informação relevante. A ideia que lhe serve de base é relativamente simples: conhecendo-se o sinal à entrada do módulo correspondente ao canal temporal que se pretende testar, deverá ser possível, por exemplo, contar o número de flancos ascendentes (eventos) detetados num certo intervalo de tempo e compará-los com o valor que seria expectável. Este conceito pode também ser estendido à deteção de coincidências: pode comparar-se o número de coincidências detetadas com o número de coincidências esperadas num certo intervalo de temporal de coincidências escolhida e assim aferir do correto funcionamento do sistema desenvolvido.

Como é natural, utilizou-se ainda o osciloscópio como método de visualização do funcionamento do *Módulo de Deteção de Coincidências*, mas agora observando os sinais à sua saída deste. Como explicitado no capítulo anterior, os sinais de disparo são gerados internamente na FPGA à taxa do *Relógio do Sistema*, cujo período é de 4.68 ns, pelo que se

torna conveniente alongá-los antes destes serem enviados para o exterior. Com essa finalidade desenvolveu-se um alongador digital de impulsos que corre internamente na FPGA e que alonga os sinais de disparo de um valor que é um quíntuplo do período do *Relógio do Sistema*, resultando num sinal à saída do módulo com uma duração de 23.4 ns.

#### 5.3.2. Primeiros testes

Os primeiros testes experimentais relevantes foram realizados numa altura em que ainda não se tinha implementado internamente na FPGA a possibilidade de calibrar temporalmente o sistema de coincidências. Nesta fase do desenvolvimento tinham-se somente implementado contadores de 16 bits para contagem do número de eventos nos sinais de entrada do módulo e do número de coincidências (os blocos designados na Figura 4.30 por, respetivamente, *Contagem de Eventos* e *Contagem de Coincidências*). Os primeiros testes foram, por isso, realizados usando somente estes contadores e utilizaram-se diretamente as saídas do bloco *Contagem de Eventos* para uma primeira avaliação.

O primeiro teste foi verificar se todos os eventos nos sinais de entrada do módulo estavam a ser detetados. Uma forma possível para o fazer consiste em iniciar simultaneamente todos os contadores e interromper a contagem quando o primeiro contador atinge um determinado valor. Por simplicidade escolheu-se contar até ao valor 32767. Experimentalmente pode verificar-se que todos os contadores contavam até 32767, pelo que se concluiu que todos os eventos estavam a ser detetados.

Já com a deteção de coincidências a situação é deveras diferente, pois o número de coincidências detetadas varia com a janela temporal de coincidências programada e com o atraso introduzido nos cabos, situando-se entre o valor zero e o número de eventos detetados (32767 eventos). Tal é facilmente apreciável recorrendo ao osciloscópio. A Figura 5.3 e a Figura 5.4 foram obtidas com a ajuda do osciloscópio digital Tektronix TDS 3052. Em ambas as figura pode ver-se o sinal enviado ao módulo na metade superior e o sinal de disparo, de saída do módulo, na metade inferior. Nestes testes utilizou-se o gerador de sinais Tektronix AWG240 Arbitrary Waveform Generator. No caso presente utilizou-se uma onda retangular com frequência de 9.990 MHz e amplitude de cerca de 2 V (note-se que a ponta de prova utilizada para o canal da metade superior é divisora por 10). Como se descreveu na secção anterior, este sinal foi dividido em dois ramos utilizando-se um conetor LEMO em T e levados a duas fichas SMA correspondentes a dois canais temporais.

Nas figuras encontra-se também assinalada a latência do sistema (tempo que decorre desde a entrada dos sinais no módulo até à saída do sinal de disparo), que foi medida como sendo de 33.2 ns.

Na Figura 5.3 mostra-se uma situação em que é usada a janela temporal de coincidências mais pequena  $(1T_a)$  e sinais com um desfasamento quase nulo. Nesta situação, aparentemente, todas as coincidências são detetadas (note-se que, sendo os sinais coincidentes no tempo, as coincidências são geradas a uma taxa igual à taxa de eventos nos canais). Usando os mesmos parâmetros, mas introduzindo num dos ramos do sinal um cabo coaxial de 0.5 ns, pudemos verificar que nenhum sinal de disparo é gerado, e na metade inferior do osciloscópio tem-se uma reta (situação aqui não ilustrada).



Figura 5.3 – Sinais de disparo (a azul) obtidos com dois sinais com um desfasamento temporal mínimo, usando-se uma janela temporal de coincidências  $1T_a$ .

Já na situação ilustrada na Figura 5.4, na qual se programou a janela temporal de coincidências  $2T_a$  e se introduziu num dos ramos do sinal um cabo axial de 0.5 ns, se verifica que nem todas as coincidências são detetadas, ainda que algumas o sejam.



Figura 5.4 – Sinais de disparo (a azul) obtidos com dois sinais desfasados temporalmente cerca de 0.5 ns, usando-se uma janela temporal de coincidências  $2T_a$ .

Procedeu-se então a uma avaliação sistemática das condições de funcionamento tendose, numa primeira fase, avaliado o algoritmo de coincidências numa situação que se pode considerar ótima, ou seja, garantindo-se o mínimo desfasamento possível (idealmente nulo) entre os sinais que se quer testar. Em termos experimentais tal foi conseguido controlando-se milimetricamente o comprimento dos cabos que ligam as saídas dos conetores LEMO em T às fichas SMA, utilizando-se o número de coincidências detetadas com a janela temporal de coincidências mais pequena ( $1T_a$ ) para aferir o acerto.

Depois de se calibrar, da melhor maneira possível, o desfasamento entre os sinais fizeram-se 10 medições consecutivas das coincidências detetadas, calculou-se a sua média e o desvio absoluto médio e converteram-se estes valores para percentagens assumindo-se que, quando os sinais estão perfeitamente sobrepostos, o número de coincidências detetadas deverá ser igual ao número de eventos em cada canal (i.e., dever-se-ia obter uma contagem de 32767 coincidências). Estas medições foram repetidas para diferentes combinações de janelas temporais de coincidências e de desfasamentos entre os sinais de entrada. Os diferentes desfasamentos dos sinais foram conseguidos introduzindo-se num dos ramos do sinal conetores LEMO a 90°, cada um introduzindo no sinal um atraso temporal  $\Delta$ , e cabos coaxiais calibrados de 0.5 ns, 1 ns e 1.5 ns. Os atrasos temporais foram sendo introduzidos incrementalmente e, para cada um deles, efetuaram-se medições usando-se as janelas temporais de coincidências foram conseguidos usando-se as janelas temporais de coincidências of  $T_a$ ,  $2T_a$ ,  $3T_a$  e  $4T_a$ . Começou-se por acrescentar um conetor LEMO e foi-se aumentando o número destes conetores (atrasos delta) até se começar a verificar que o número de

coincidências obtidas com uma dada janela W tendia para zero e o número de coincidências obtidas com a janela subsequente começava a ser inferior a 100% (o que aconteceu com a introdução de 3 conetores), sinal de que se estava a atingir o limiar da janela W. Nesta altura retiraram-se os conetores LEMO e introduziu-se, em seu lugar, o menor cabo coaxial (0.5 ns). Já com o cabo coaxial inserido repetiu-se todo o processo de introdução de conetores LEMO e medições, até ao limite atingido anteriormente (3 conetores). Nesta altura trocou-se o cabo coaxial pelo de comprimento a seguir e assim sucessivamente até à altura em que, mesmo usando a maior janela temporal de coincidências,  $4T_a$ , a contagem de coincidências se tornou nula (situação que ocorreu com a introdução do cabo de 1.5 ns no ramo do sinal). Os resultados obtidos, que passaremos a apresentar, foram publicados em [6] e encontram-se aqui reproduzidos na Tabela 5.1, em termos da razão entre a contagem de coincidências e o número total de eventos detetados por canal, apresentada em percentagem, por nós designada por "Contagem Percentual de Coincidências" ou, resumidamente, por cont%.

Tabela 5.1 – Contagens Percentuais de Coincidências obtidas para diferentes combinações de janelas temporais de coincidências e de desfasamentos entre os sinais de entrada.

		desfasamento (ns+atraso delta)												
		$\begin{array}{ c c c c c c c c c c c c c c c c c c c$												
	1T <sub>a</sub>	96.7±0.1	69.3±0.3	35.0±0.1	8.8±0.1	0	0	0	0	0	0	0	0	0
ela	$2T_a$	100	100	100	99.7±0.1	68.6±0.2	42.5±0.2	11.0±0.5	0	0	0	0	0	0
Jan	$3T_a$	100	100	100	100	100	100	99.2±0.1	82.4±0.2	31.2±0.1	8.5±0.1	0	0	0
	$4T_a$	100	100	100	100	100	100	100	100	100	97.1±0.1	73.6±0.2	38.3±0.2	0

A observação da tabela permite-nos imediatamente concluir que os resultados obtidos são significativamente melhores do que os esperados caso os sinais fossem aleatórios, como exposto na secção 2.6: as Contagens Percentuais de Coincidências obtidas usando-se a janela de temporal de coincidências mais pequena,  $1T_a$ , são muito superiores aos 50% previstos! Tal deve-se ao fato de se ter ajustado milimetricamente o comprimento dos cabos coaxiais que levam os sinais aos dois canais temporais de forma a maximizar as coincidências detetadas, quebrando-se assim a aleatoriedade dos sinais.

Para a menor janela temporal de coincidências  $(1T_a)$ , a introdução de atrasos delta num dos ramos do sinal traduz-se numa redução imediata das coincidências detetadas, sendo que um desfasamento  $3\Delta$  entre os sinais faz com que apenas uma pequena percentagem de coincidências seja detetada, sinal de que se está a atingir o limiar da janela  $1T_a$ . Nesta altura, utilizando a janela temporal de coincidências seguinte  $(2T_a)$ , consegue-se medir quase 100% de coincidências. Aumentando-se ainda mais o desfasamento entre os dois sinais, a contagem de coincidências que se obtém utilizando a janela  $2T_a$  vai diminuindo até que, a partir de certa altura (0.5 ns + 2 $\Delta$ ), apenas uma pequena percentagem de coincidências é detetada. Nesta altura, se se utilizar a janela seguinte ( $3T_a$ ), consegue-se medir quase 100% de coincidências. Pode-se ainda observar na Tabela 5.1 que os resultados obtidos com as janelas  $3T_a$  e  $4T_a$  têm comportamentos semelhantes aos observados com as janelas  $1T_a$  e  $2T_a$ .

Este primeiro conjunto de dados permitiu-nos confirmar a o bom comportamento do algoritmo desenvolvido para o *Módulo de Deteção de Coincidências* e também verificar a muito baixa latência da sua implementação, assim como a possibilidade de se trabalhar com janelas temporais de coincidências sub-nanosegundo.

#### 5.3.3. Calibração temporal

Uma dificuldade evidente aquando a primeira tentativa de utilização do Módulo de Deteção de Coincidências para processar sinais reais, provenientes do tomógrafo RPC-PET, foi a presença de desfasamentos temporais entre sinais que deveriam ser coincidentes, carecendo os canais temporais do tomógrafo de uma calibração temporal. De facto, pôde constatar-se que os sinais de tempo provenientes das duas cabeças do tomógrafo PET então existentes não se encontravam temporalmente calibrados, não sendo, por isso, possível detetar coincidências com as pequenas janelas temporais de coincidências que o sistema por nós desenvolvido possibilita. Na prática, para contornar este problema da montagem experimental, era utilizada uma janela temporal de coincidências de dimensão elevada que, no caso do sistema em uso, era de cerca de 20 ns. Desfasamentos temporais desta ordem de grandeza impossibilitavam, obviamente, a utilização direta do sistema por nós desenvolvido, no qual a maior janela temporal de coincidências  $(4T_a)$  é de cerca de 1.56 ns. Optou-se por solucionar este problema através da introdução no Módulo de Deteção de Coincidências de uma ferramenta que permitisse calibrar de forma simples os diferentes desfasamentos temporais entre canais. Conseguiu-se isso através de um mecanismo de introdução de atrasos temporais nos sinais amostrados que decorre internamente na FPGA como explicitado na secção 4.3.

O princípio de utilização do método de calibração temporal desenvolvido é simples e facilmente ilustrável para dois sinais: se um sinal chega ao *Módulo de Deteção de Coincidências* mais cedo do que o outro, então há que atrasá-lo para que este coincida no tempo com o sinal que se encontra mais atrasado. O método de calibração de um tomógrafo com vários canais temporais segue o mesmo princípio: procura-se o sinal de tempo que chega mais tarde e

atrasam-se todos os outros sinais de forma a coincidirem temporalmente com ele. Desta forma é possível realizar uma calibração temporal completa do tomógrafo.

Do ponto de vista prático, para a aplicação deste método, é conveniente ter a possibilidade de obter histogramas de coincidências entre sinais, com o eixo horizontal a ser percorrido em pequenos incrementos temporais e contando-se, para cada incremento, o número de coincidências detetadas durante um intervalo de tempo de acumulação definido pelo utilizador. O intervalo de tempo para obtenção de todo o histograma pode ser muito longo (várias horas, ou talvez até dias numa situação experimental com o tomógrafo PET) e também curto (algumas décimas de segundo quando se usam sinais rápidos provenientes de um gerador de sinais). Estas diferentes ordens de grandeza motivaram dois métodos diferentes de contagem dos tempos: para tempos longos (superiores a cerca de 170 segundos) utilizou-se o tempo medido pelo PC hospedeiro; já para tempos inferiores utilizou-se um contador de 32 bits que corre localmente na FPGA à frequência de 25 MHz para se poder garantir uma maior exatidão temporal e, assim, obter um número de contagens de coincidências semelhante aquando da construção de histogramas com o gerador de sinais.

Um outro aspeto prático que ressalta da discussão feita, mas para o qual convém chamar a atenção, é o fato dos sinais só poderem ser atrasados. Em consequência, se se tomar como referência o sinal que chega mais cedo ao *Módulo de Deteção de Coincidências* não será possível realizar a calibração temporal, já que aumentar o atraso dos outros sinais, que já estão atrasados, não fará nunca com que eles fiquem em coincidência com o sinal tomado como referência.

Mostram-se na Figura 5.5 e na Figura 5.6 exemplos de histogramas de coincidências obtidos com sinais provenientes do gerador de sinais Tektronix AWG240 Arbitrary Waveform Generator. Neste caso, o sinal do gerador foi dividido em três ramos e os sinais em cada um dos ramos foram atrasados usando-se cabos coaxiais de diferentes comprimentos. Estes sinais foram usados na obtenção dos histogramas de coincidências, tendo para isso sido ligados a três entradas da FPGA correspondentes aos canais temporais 1, 4 e 5. Os resultados ilustrados em ambas as figuras foram obtidos usando-se um sinal de entrada retangular de 10.42 MHz e um tempo de acumulação por amostra de 0.1 segundos. Note-se que, depois efetuados os primeiros teste (referidos na secção anterior), se implementaram contadores de 32 bits nos módulos *Contagem de Eventos* e *Contagem de Coincidências* e *Contagem de Coincidências Válidas*, o que permite obter uma estatística melhor, neste caso com base em mais de um milhão de eventos. O varrimento foi, no total, 10.14 ns, com incrementos de 0.390 ns (0.390 ns é o intervalo de classe de tempo – time bin na literatura em inglês, e é o valor mínimo do atraso que

pode ser introduzido pelo *Bloco Atraso Fino* descrito na Secção 4.3.3.). O tempo de acumulação por amostra foi de 0.1 segundos. Utilizou-se ainda em ambos os casos a janela temporal de coincidências  $1T_a$  (a menor janela de que dispomos e, como tal, a janela com maior resolução temporal). O sinal no ramo ligado à entrada da FPGA correspondente ao canal temporal 1 foi atrasado usando-se um cabo coaxial de aproximadamente 8 ns; já o sinal no ramo ligado à entrada da FPGA correspondente ao canal temporal 4 foi atrasado usando-se um cabo coaxial de aproximadamente 2 ns; finalmente o sinal no ramo ligado à entrada correspondente ao canal temporal 5 foi atrasado usando-se um cabo coaxial de aproximadamente 4 ns.



Figura 5.5 – Histogramas de coincidências obtidos, para a janela temporal de coincidências  $1T_a$ , usando-se para referência o sinal na entrada correspondente ao canal 1.



Figura 5.6 – Histogramas de coincidências, para janela temporal de coincidências  $1T_a$ , usandose para referência o sinal na entrada correspondente ao canal 5.

Como se pode observar nos histogramas das Figura 5.5 e na Figura 5.6, os sinais que chegam ao Módulo de Deteção de Coincidências encontram-se desfasados relativamente ao canal de referência: a posição do máximo do histograma identifica o atraso que se deve introduzir no sinal para o colocar em coincidência com sinal que dá entrada no canal de referência. No caso dos histogramas da Figura 5.5, usou-se para referência o sinal ligado à entrada da FPGA correspondente ao canal 1, que é o que chega mais tarde ao Módulo de Deteção de Coincidências (i.e., o sinal no ramo mais longo da montagem com o gerador de sinais). Como tal, observam-se dois máximos de contagem de coincidências. O máximo do histograma de coincidências obtido para os canais 1 e 5 surge mais cedo que o máximo do histograma obtido para os canais 1 e 4, pois o sinal ligado à entrada do canal 5 está menos atrasado em relação ao canal de referência (aproximadamente 4 ns) do que o sinal no ramo ligado à entrada do canal 4 (aproximadamente 6 ns). Embora não perfeitamente visível na Figura 5.5, pudemos constatar numa análise mais detalhada que, para os canais 1 e 5, o máximo da contagem de coincidências ocorre no instante 3.9 ns e que, para os canais 1 e 4 este ocorre no instante 5.85 ns. Estes valores estão próximos dos 4 ns e dos 6 ns que se esperava obter com os cabos coaxiais. Numa situação prática de calibração do Módulo de Coincidências, os canais 5 e 4 deverão ser atrasados 3.9 ns e 5.85 ns, respetivamente, o que fará com que todos os canais temporalmente fiquem calibrados.

Na obtenção do histograma ilustrado na Figura 5.6 manteve-se a mesma montagem experimental que se usou para obter os histogramas da Figura 5.5, mas usou-se para referência o sinal na entrada correspondente ao canal 5. Efetuando os cálculos com base no comprimento dos cabos coaxiais usados para dividir a saída do gerador de sinais em três ramos, o sinal de referência encontra-se adiantado em relação ao sinal na entrada correspondente ao canal 1 cerca de 4 ns, mas está atrasado em relação ao sinal na entrada correspondente ao canal 4 cerca de 2 ns. Em consequência, não se observam coincidências entre os sinais nas entradas dos canais 1 e 5, pois um aumento do atraso no canal 1, que já está atrasado em relação ao sinal de referência, nunca fará com que estes fiquem em coincidência. O sinal na entrada do canal 4, pelo contrário, encontra-se atrasado em relação ao de referência cerca de 2 ns e, como tal, obteve-se um histograma de coincidências para os canais 1 e 4 com o máximo da contagem de coincidências a ocorrer no instante 1.95 ns. Este valor está próximo dos 2 ns que se esperava obter com os cabos coaxiais. Numa situação prática de calibração do *Módulo de Coincidências*, o canal 5 não deverá então ser usado como referência sob o risco de se perderem as coincidências entre os sinais nos canais 1 e 5.

Tomando-se para referência o canal 1, programando-se os atrasos temporais de 3.9 ns e de 5.85 ns nos canais 5 e 4 (respetivamente), e fazendo uma única aquisição de coincidências durante um intervalo de tempo igual ao tempo de acumulação por amostra usado na obtenção dos histogramas (0.1 segundos), utilizando a janela temporal de coincidências  $1T_a$  obtém-se uma Contagem Percentual de Coincidências entre pares de canais semelhante à que se havia observado na Figura 5.5 (cerca de 60% para os canais 1 e 4 e de 85% para os canais 1 e 5). Já se se utilizar a janela  $2T_a$  obtêm-se Contagens Percentuais de Coincidências de 100% para os pares de canais referidos.

A possibilidade de calibrar temporalmente os canais facilita significativamente a obtenção de dados com o sistema PET, já que não é mais necessário calibrar fisicamente as linhas de transmissão dos sinais: basta obter os histogramas de coincidências entre sinais e retirar deles a informação temporal relevante para a calibração.

#### 5.3.4. Histogramas de coincidências

O comportamento de uma unidade de deteção de coincidências pode ser avaliado a partir de histogramas de coincidências com ela obtidos de acordo com a metodologia proposta por [7]. Neste caso, dois detetores independentes, colocados frente a frente, são irradiados por uma fonte comum, situada à mesma distância de ambos os detetores, que se assume emitir pelo menos dois fotões detetáveis em coincidência verdadeira (isto é, assume-se que os dois fotões têm origem na mesma aniquilação eletrão-positrão dentro da fonte). Os sinais provenientes dos detetores são usados pela eletrónica de leitura para se obterem dois sinais de tempo temporalmente relacionados com os sinais de saída dos detetores. Antes de darem entrada na unidade de coincidências os dois sinais de tempo passam por linhas de atraso que introduzem num dos sinais um atraso fixo,  $t_f$ , e no outro sinal um atraso variável  $t_v$ . Uma série de medições da taxa de coincidências pode então ser efetuada enquanto se varia progressivamente  $t_v$  em incrementos  $\Delta t$  predefinidos. Representando a taxa de coincidências em função de  $t_v$  obtém-se o histograma de coincidências.

Se se pretender isolar a avaliação do sistema de deteção de coincidências de fatores relacionados com a fonte radioativa e a criação dos sinais de tempo pela eletrónica de leitura, pode-se usar um sinal de um gerador e dividi-lo em dois ramos que se fazem chegar às duas entradas da FPGA correspondentes aos canais temporais que se pretendem testar. Utilizando uma frequência de sinal elevada (digamos de alguns MHz) rapidamente se obtém uma estatística significativa do comportamento do sistema. Usando cabos coaxiais de diferentes comprimentos, consegue-se controlar a localização do centro dos histogramas, o que é

necessário à obtenção de um histograma completo (se os cabos coaxiais tivessem o mesmo comprimento o histograma de coincidência estaria centrado em zero, pelo que se obteria apenas metade do histograma de coincidências). Note-se também que, sendo o sistema baseado na deteção de transições (eventos), a frequência do sinal de entrada é essencialmente irrelevante para os testes.

A partir dos histogramas de coincidências obtidos nestas condições pode-se, por exemplo, estimar as larguras das janelas temporais de coincidências  $1T_a$ ,  $2T_a$ ,  $3T_a \in 4T_a$ : permitidas pelo nosso sistema. A largura da janela temporal de coincidências é definida como a FWHM do histograma de coincidências correspondente e é igual a  $2\tau$ , onde  $\tau$  é a resolução em tempo do módulo de coincidências (de acordo com [7]) a que habitualmente, em PET, se chama janela temporal de coincidências.

Em termos práticos, no caso do trabalho presente, usou-se um sinal proveniente do gerador Tektronix AWG240 Arbitrary Waveform Generator que se dividiu em dois ramos usando-se um conetor LEMO em T. Usou-se um cabo coaxial para impor uma atraso fixo  $t_f$  num dos ramos do sinal. No ramo variável do sinal introduziu-se um cabo de comprimento inferior ao do primeiro, para permitir centrar os histogramas num ponto que permita a visualização de toda a curva, e foi-se incrementando progressivamente o comprimento da linha de atraso através da inserção sucessiva de conetores LEMO a 90°, cada um introduzindo no sinal um atraso temporal  $\Delta$ , como já referido na Secção 5.3.1.

Os histogramas de coincidências foram obtidos contando, cada vez que se introduzia um conetor LEMO no ramo variável do sinal, as coincidências detetadas bem como o número de eventos nos canais envolvidos (todos os canais detetam um número igual de eventos) durante um determinado tempo de acumulação. Na Figura 5.7 mostra-se uma montagem experimental na qual se podem observar 13 conetores LEMO a 90° num dos ramos do sinal (correspondendo a um atraso temporal de 13 $\Delta$ ).



Figura 5.7 – Montagem experimental onde se podem observar os 13 conetores LEMO a 90° (correspondentes a um atraso temporal de  $13\Delta$ ) inseridos num dos ramos do sinal.

Escolheu-se para frequência do sinal de entrada 10.42 MHz e utilizou-se, numa primeira fase, a janela temporal de coincidências  $1T_a$ . O tempo de acumulação por amostra foi de 0.1 segundos (o que corresponde à aquisição de um pouco mais de 1 milhão de eventos). Para melhorar a estatística, cada vez que se introduziu um conetor LEMO no ramo variável do sinal fez-se, não uma única aquisição, mas sim 10 aquisições sucessivas nas mesmas condições experimentais e utilizaram-se os valores médios destas. Do mesmo modo que anteriormente, os resultados obtidos são aqui apresentados em termos da razão entre a contagem de coincidências e o número total de eventos detetados por canal, apresentada em percentagem, que nós designámos por "Contagem Percentual de Coincidências" ou, resumidamente por cont%. Foi ainda calculado o desvio absoluto médio das coincidências medidas, relativamente ao valor médio das coincidências detetadas, em percentagem, por nós designado por dev%. Este processo foi repetido cinco vezes, tendo-se obtido 5 curvas distintas. Estas curvas podem ser observadas na Figura 5.8 onde aparecem designados por acq1, acq2, acq3, acq4 e acq5. Na Tabela 5.2 podem observar-se os valores das "Contagens Percentuais de Coincidências" (cont%) obtidas para as cinco aquisições e os respetivos desvios absolutos médios, em percentagem, (dev %). Note-se aqui que, tanto na Tabela 5.2 como na Figura 5.8, os incrementos temporais no atraso do sinal vêm expressos em unidades de  $\Delta$ .

Apresentam-se na Tabela 5.2 os resultados obtidos. Como se pode constatar de imediato, para atrasos delta de  $0\Delta$  e  $1\Delta$  não se detetam coincidências entre os sinais. Estas aumentam

progressivamente a partir de 2 $\Delta$ , atingem um máximo para 6 $\Delta$ , começando a diminuir progressivamente a partir deste valor até que, para 11 $\Delta$ , deixam-se de medir coincidências.

Os dados da Tabela 5.2. encontram-se representados graficamente na Figura 5.8. Ressalta de imediato o bom acordo das diferentes medidas realizadas, assim como o desvio absoluto médio maior medido nas extremidades das curvas. Apercebemo-nos também, de imediato, que os dados obtidos experimentalmente usando a janela temporal de coincidências  $1T_a$  possuem notoriamente um aspeto típico de uma curva gaussiana. Como tal, para obter os histogramas de coincidências procedeu-se ao ajuste dos dados experimentais a curvas gaussianas.

Tabela 5.2 – Contagens Percentuais de Coincidências (cont%) e respetivos desvios absolutos médios, em percentagem (dev%) usando-se a janela temporal de coincidências  $1T_a$ .

			Atraso delta												
		0Δ	1Δ	2Δ	3Δ	4∆	5Δ	6Δ	7∆	8Δ	9∆	<b>10</b>	11Δ	<u>12∆</u>	13∆
0.001	cont%	0	0	2.70	14.91	48.73	76.34	86.52	63.22	31.72	5.60	0.14	0	0	0
acq1	dev%	0	0	0.98	0.27	0.09	0.20	0.10	0.07	0.17	1.02	5.47	0	0	0
9993	cont%	0	0	2.10	20.14	50.18	80.26	85.65	60.38	30.06	6.20	0.04	0	0	0
acy2	dev%	0	0	3.05	0.24	0.09	0.08	0.09	0.09	0.20	0.95	14.71	0	0	0
0.003	cont%	0	0	1.00	14.35	45.78	75.68	86.72	63.03	33.25	10.90	0.34	0	0	0
acqs	dev%	0	0	1.38	1.03	0.08	0.03	0.07	0.07	0.17	0.56	3.68	0	0	0
0.001	cont%	0	0	2.31	17.66	49.80	78.24	86.17	61.86	32.22	9.19	0.32	0	0	0
acq4	dev%	0	0	1.37	0.13	0.11	0.06	0.10	0.09	0.17	0.46	1.77	0	0	0
0005	cont%	0	0	2.44	20.75	51.14	80.09	85.52	57.72	30.22	9.24	0.00	0	0	0
acqs	dev%	0	0	1.84	0.13	0.08	0.09	0.10	0.07	0.16	0.29	16.75	0	0	0



Figura 5.8 - Representação gráfica dos dados experimentais constantes da Tabela 5.2.

O resultado do ajuste das curvas da Figura 5.8, obtidas experimentalmente, a gaussianas, pode ser observado na Figura 5.9. Na Tabela 5.3 apresentam-se os dados das gaussianas ajustadas (histogramas 1 a 5, correspondentes aos ajustes das curvas acq1 a acq5 obtidas experimentalmente). Calculou-se ainda a média dos cinco histogramas bem como o respetivo desvio em relação à média, dados que se apresentam igualmente na Tabela 5.3. Na tabela pode também observar-se o valor médio das FWHM das cinco gaussianas (de 3,63 $\Delta$ ). Note-se que o valor médio, o desvio padrão e a FWHM das gaussianas vêm expressos em unidades de  $\Delta$ . Assim, referindo-nos por exemplo à média dos cinco histogramas de coincidências, a deteção de coincidências seria máxima se atrasássemos o sinal no ramo onde se acrescentaram os conetores LEMO a 90° cerca de 5.72 $\Delta$ .



Figura 5.9 – Pontos obtidos experimentalmente (representados por símbolos) e curvas resultantes do ajuste destes a gaussianas (histogramas 1 a 5, representados por linhas a cheio).

Tabela 5.3 – Dados das gaussianas (mostradas na Figura 5.9) ajustadas aos pontos obtidos experimentalmente.

	histograma 1	histograma 2	histograma 3	histograma 4	histograma 5	média dos histogramas	desvio absoluto médio
valor médio	5.75∆	5.66∆	5.81 <u>\</u>	5.72∆	5.64∆	5.72∆	0.05Δ
desvio padrão	1.52∆	<b>1.54</b> ∆	<b>1.53</b> ∆	<b>1.56</b> ∆	<b>1.56</b> ∆	1.54 $\Delta$	0.01 $\Delta$
valor máximo	88.10%	88.32%	87.27%	87.76%	87.34%	87.76%	0.36%
FWHM	3.58∆	3.62∆	3.62∆	3.67∆	3.67∆	3.63∆	0.03Δ

Voltou-se a repetir todo o processo de aquisição acima descrito, em condições experimentais semelhantes, em momentos espaçados no tempo, para comparação com os valores mostrados na Figura 5.8, na Figura 5.9 e na Tabela 5.3. Assim como anteriormente, as cinco curvas obtidas experimentalmente foram ajustadas a gaussianas (designadas por histogramas de 1 a 5) e calculou-se média das cinco gaussianas bem como o desvio de cada uma delas em relação à média, dados que se apresentam na Figura 5.10 e na Tabela 5.4.



Figura 5.10 – Pontos obtidos experimentalmente (representados por símbolos) e curvas resultantes do ajuste destes a gaussianas (histogramas 1 a 5, representados por linhas a cheio).

Tabela 5.4 – Dados das gaussianas (mostradas na Figura 5.10) ajustadas aos pontos obtidos experimentalmente.

	histograma 1	histograma 2	histograma 3	histograma 4	histograma 5	média dos histogramas	desvio absoluto médio
valor médio	5.58 <u>A</u>	5.75 $\Delta$	5.72∆	5.64 $\Delta$	5.66 $\Delta$	5.67 $\Delta$	0.05 $\Delta$
desvio padrão	<b>1.57</b> $\Delta$	1.59 $\Delta$	1.55 $\Delta$	$1.56\Delta$	1.55 $\Delta$	1.56 $\Delta$	$0.01\Delta$
valor máximo	87.40%	87.72%	88.02%	87.34%	87.59%	87.61%	0.20%
FWHM	3.69Δ	3.75∆	3.65∆	3.67 $\Delta$	3.66∆	3.68∆	<b>0.03</b> ∆

Note-se que os dados apresentados incluem o resultado cumulativo de todos os erros experimentais, e não necessariamente de exclusiva responsabilidade do *Módulo de Deteção de Coincidências* desenvolvido. Por outro lado, em diversas situações, foram identificados problemas devido a contactos deficientes, geralmente associados a conetores mal inseridos, e também a cabos específicos que não permitiam obter boa reprodutibilidade. Estas situações são facilmente identificadas representando, numa mesma figura, as diversas curvas provenientes das diferentes aquisições. Na Figura 5.11 dá-se um exemplo de duas aquisições distintas onde

se representam três histogramas de coincidências obtidos para valores diferentes do atraso fixo programado internamente na FPGA. Nela se pode observar que os histogramas de uma das aquisições têm pequenos desvios sistemático. Uma outra situação, que se pode associar a conetores mal inseridos, reflete-se numa distorção da curva a partir de certo ponto. Nos resultados apresentados houve o cuidado de retirar essas aquisições do conjunto das aquisições processadas.



Figura 5.11 – Exemplo da introdução de um desvio sistemático. Mostram-se histogramas para três atrasos fixos programados na FPGA (2.34 ns, 2.73 ns e 3.12 ns) obtidos em duas aquisições distintas (aq1 e aq2).

Coloca-se agora a questão de saber se o comportamento experimental do sistema se alterará para diferentes frequências do sinal de entrada. Uma primeira abordagem gráfica pode ser apreciada na Figura 5.12, onde se mostram os pontos obtidos experimentalmente para dois grupos de cinco aquisições e as gaussianas ajustadas a cada conjunto destes pontos (histogramas 1 a 5), um para a frequência do sinal de 1.232 MHz e outro para 22.49 MHz. Da figura ressalta o alargamento da gaussiana para a frequência mais elevada.



Figura 5.12 – Pontos obtidos experimentalmente (representados por símbolos) e curvas resultantes do ajuste destes a gaussianas (histogramas 1 a 5, representados por linhas a cheio) para frequências de sinal de entrada de 1.232 MHz e 22.49 MHz e alargamento da gaussiana.

Da nossa experiência, deve-se associar este comportamento à alteração das condições elétricas do sinal, que se torna mais significativa para frequências superiores a 20 MHz, e também à medida que se vão adicionando os conetores LEMO a 90°. Este último facto pode ser apreciado em situações em que se obtêm gaussianas centradas em pontos diferentes e afastados, havendo tendência para o desvio padrão da gaussiana mais afastada ser maior.

Uma outra forma de avaliar o comportamento do sistema para diferentes frequências é adquirir os diferentes pontos das curvas às diferentes frequências nas condições mais próximas possíveis. Com esse objetivo adquiriu-se um conjunto de medidas nas quais se alterou a frequência do sinal sem alterar as ligações: para cada LEMO a 90° adquiriram-se as diferentes frequências alterando simplesmente a frequência dada pelo gerador de sinal, sem mais manipulações de cabos ou conetores. Pode-se observar o resultado na Figura 5.13, onde se sobrepuseram as curvas assim obtidas para as frequências de 0.7042 MHz; 5.8042 MHz; 10.42 MHz; 14.42 MHz; 17.42 MHz.



Figura 5.13 – Pontos obtidos experimentalmente (representados por símbolos) e curvas resultantes do ajuste destes a gaussianas (histogramas, representados por linhas a cheio) para diferentes frequências do sinal de entrada para três atrasos fixos programados na FPGA (2.34 ns, 2.73 ns e 3.12 ns).

É visível um comportamento bastante semelhante para as diferentes gaussianas. Podese também observar o comportamento descrito anteriormente, com o alargamento da gaussiana que comporta mais LEMOs a 90°. Na Tabela 5.5 encontra-se o resultado do ajuste das diferentes gaussianas.

	frequência (MHz)						média dos	desvio absoluto	
		0.7042	5.8042	10.4200	14.4200	17.4200	histogramas	médio	
SI	valor médio	9.27∆	9.26∆	9.19∆	9.19∆	9.15∆	9.21∆	0.04Δ	
.17 r	desvio padrão	1.67Δ	1.67Δ	1.68∆	1.69∆	1.66∆	1.67Δ	0.01Δ	
1	valor máximo	87.14%	87.25%	87.21%	88.85%	87.24%	87.54%	0.52%	
S	valor médio	5.75∆	5.74∆	5.66∆	5.66∆	5.66∆	5.69∆	0.03Δ	
.56 n	desvio padrão	1.59∆	1.59∆	1.61Δ	1.55∆	1.58∆	1.58∆	0.02Δ	
1	valor máximo	87.72%	87.74%	87.69%	87.59%	88.03%	87.75%	0.11%	
S	valor médio	2.12Δ	2.12Δ	2.02∆	2.10Δ	2.05Δ	2.08∆	0.04Δ	
.95 n	desvio padrão	1.75Δ	1.74Δ	1.75Δ	1.72Δ	1.73∆	1.74Δ	0.01Δ	
1	valor máximo	88.45%	88.42%	88.30%	88.65%	88.73%	88.51%	0.14%	

Tabela 5.5 – Dados das gaussianas (mostradas na Figura 5.13) ajustadas aos pontos obtidos experimentalmente.

De facto, as aquisições de sinais a frequências diferentes passariam facilmente como tendo sido adquiridas a uma única frequência. Assim, verifica-se que os resultados obtidos não apresentam dependência significativa da frequência do sinal de entrada, como seria de esperar atendendo ao algoritmo implementado para a deteção de coincidências.

#### **5.3.5** Valor de $\Delta$

Tendo-se na secção anterior apresentado os resultados experimentais em função de  $\Delta$  conviria estimar o seu valor em unidades de tempo. Apresentam-se de seguida os diferentes métodos utilizados com este objetivo, que em si ajudam a compreender e a ilustrar o funcionamento do sistema de deteção de coincidências desenvolvido.

#### 5.3.5.1. Estimativa utilizando cabos coaxiais com diferentes tamanhos

Iremos agora dar atenção à informação que se pode extrair do valor médio das gaussianas que se ajustaram anteriormente às curvas obtidas experimentalmente para se obterem os histogramas de coincidências (Figura 5.9). Este valor indica-nos o atraso temporal a que deveria ser sujeito o sinal no ramo variável para que a deteção de coincidências fosse máxima, pelo que, atrasando-se o sinal no ramo variável de um valor igual ao indicado pelo valor médio da gaussiana os dois ramos ficariam temporalmente calibrados. Se se conhecer o atraso temporal real entre os ramos então será possível associar este valor ao atraso  $\Delta$  devido aos diversos conetores LEMO em T inseridos no ramo variável do sinal. Assumindo que todos os conetores LEMO introduzem o mesmo atraso temporal  $\Delta$ , pode-se então estimar o valor de  $\Delta$ .

Como ferramentas de trabalho possuem-se cabos coaxiais calibrados de 4 ns, 2 ns, 1 ns e 0.5 ns. Utilizou-se sempre o mesmo cabo, de 4 ns, num dos ramos do sinal (ramo fixo) e introduziu-se no percurso do sinal no outro ramo (ramo variável) cabos ora de 2 ns, ora de 1 ns, ora de 0.5 ns.

Os histogramas de coincidências para cada combinação de cabos nos dois ramos foram obtidos da mesma forma que anteriormente, introduzindo-se conetores LEMO a 90°, um a um, sucessivamente, no ramo variável do sinal (que aqui é o ramo onde se ligou o cabo coaxial mais curto). Escolheu-se para frequência do sinal de entrada 10.42 MHz e utilizou-se a janela temporal de coincidências  $1T_a$ . À semelhança do descrito na secção 5.3.4, cada vez que se introduzia um conetor LEMO a 90° no ramo variável do sinal, contavam-se as coincidências detetadas bem como o número de eventos nos canais envolvidos, usando-se um tempo de

acumulação por amostra de 0.1 segundos. Repetiu-se este procedimento para dez aquisições sucessivas e utilizaram-se os valores médios destas aquisições. O processo descrito foi repetido cinco vezes por forma a se obterem 5 curvas distintas que, posteriormente, se ajustaram a gaussianas para se obterem 5 histogramas de coincidências nas mesmas condições experimentais. Por fim calculou-se a média dos dados dos 5 histogramas. Nas aquisições foram também incluídos atrasos temporais programados internamente na FPGA (Secção 4.3.3), varrendo um leque alargado de atrasos temporais conhecidos, com granularidade igual ao período  $T_a$  do relógio de amostragem (390 ps), aos quais se adicionam os atrasos temporais  $\Delta$ .

O valor de  $\Delta$  foi estimado a partir da soma (atraso temporal total) dos atrasos temporais programados na FPGA e dos valores médios das gaussianas que se obtiveram para as diferentes combinações de cabos coaxais: a diferença entre os atrasos temporais totais para duas combinações de cabos coaxiais é igual à diferença de tempo entre os cabos coaxiais inseridos no ramo variável do sinal (Tabela 5.6). Obteve-se assim o conjunto de estimativas da Tabela 5.7, considerando as diferentes combinações possíveis.

Tabela 5.6 – Atrasos temporais programados na FPGA, valores médios das gaussianas e atraso temporal total entre sinais obtido para diferentes combinações de cabos coaxiais.

		atraso FPGA	valor médio da gaussiana	atraso total
xiais amos	4 ns e 2 ns	1.17 ns	<b>6.53</b> ∆	1.17 ns + 6.53∆
os coa: dois ra	4 ns e 1 ns	2.34 ns	4.94∆	2.34 ns + 4.94∆
cabo nos o	4 ns e 0.5 ns	2.73 ns	5.99 <b>∆</b>	2.73 ns + 5.99∆

Tabela 5.7 – Estimativas para  $\Delta$  com base nos valores da Tabela 5.6.

		valor de ∆
ío de xiais	2 ns e 1 ns	107 ps
binaçê os coat	2 ns e 0.5 ns	112 ps
com	1 ns e 0.5 ns	105 ps

# 5.3.5.2. Estimativa por comparação do afastamento entre histogramas com desvio temporal conhecido

A segunda metodologia utilizada na medição de  $\Delta$  baseou-se no conhecimento do afastamento temporal real entre dois histogramas de coincidências obtidos experimentalmente. Para tal, programaram-se internamente na FPGA dois atrasos temporais conhecidos e mediu-se um histograma de coincidências para cada atraso temporal seguindo o método da introdução de conetores LEMO a 90° no ramo variável do sinal. A diferença entre os atrasos temporais programados na FPGA será então igual à distância no tempo entre os valores médios dos dois histogramas de coincidências obtidos. Pode-se ter uma perceção melhor do que está a ser dito considerando a Tabela 5.8, onde se podem observar as Contagens Percentuais de Coincidências, em função do atraso  $\Delta$ , para os atrasos temporais programados na FPGA de 1.95 ns e de 2.24 ns. A linha de 2.34 ns tem a informação necessária à obtenção de um histograma completo de coincidências. A linha anterior, de 1.95 ns, apresenta um histograma semelhante ao obtido a partir da linha de 2.34 ns, mas começando num ponto diferente, algures entre os atrasos  $4\Delta$  e 5 $\Delta$ . Pode então medir-se o valor de  $\Delta$  ajustando-se as curvas obtidas experimentalmente para ambas as linhas a curvas gaussianas e medindo a diferença dos valores médios destas gaussianas. Esta diferença, que se sabe ter o valor de 0.390 ns (2.34ns - 1.95 ns = 0.39 ns), virá expressa em função de  $\Delta$ .

Tabela 5.8 – Contagens Percentuais de Coincidências obtidas para dois valores diferentes do atraso temporal programado na FPGA, usando-se a janela temporal de coincidências  $1T_a$ .

		atraso delta												
	0Δ	1Δ	2Δ	3∆	4∆	5Δ	6Δ	7∆	8Δ	9∆	<b>10∆</b>	11∆	12∆	13∆
cont % atraso FPGA = 1.95 ns	0	0	0	0	0	7.10	27.06	55.11	82.16	82.93	57.83	31.71	11.19	0.89
cont % atraso FPGA = 2.34 ns	0	3.08	21.01	46.68	73.801	86.70	73.00	45.25	17.24	1.62	0	0	0	0

À semelhança do que se fez anteriormente (Secção 5.3.4), cada vez que se introduzia um conetor LEMO a 90° no ramo variável do sinal, contavam-se as coincidências detetadas bem como o número de eventos nos canais envolvidos, usando-se um tempo de acumulação por amostra de 0.1 segundos e uma frequência do sinal de 10.42 MHz. Repetiu-se este procedimento para dez aquisições sucessivas e utilizaram-se os valores médios destas aquisições. O processo descrito foi repetido cinco vezes por forma a se obterem dados referentes a 5 aquisições distintas que, posteriormente, se ajustaram a gaussianas para se obterem 5 histogramas de coincidências em condições experimentais semelhantes. Por fim calculou-se a média dos dados dos 5 histogramas.

Os resultados apresentados na Tabela 5.8 são um exemplo de uma das cinco aquisições feitas. Na Figura 5.14 pode observar-se o ajuste dos dados da Tabela 5.8 a duas gaussianas.



Figura 5.14 – Pontos obtidos experimentalmente (representados por símbolos) para dois valores diferentes de atrasos temporais programados na FPGA, usando-se a janela temporal de coincidências  $1T_a$ , e curvas resultantes do ajuste destes a gaussianas (os histogramas 1.95 ns e 2.34 ns, representados por linhas a cheio).

Os valores médios dos dois histogramas obtidos para as cinco aquisições distintas e os valores de  $\Delta$  calculados a partir da expressão *valor médio do histograma* 2.34 *ns* – *valor médio do histograma* 1.95 *ns* = 390 *ps* apresentam-se na Tabela 5.9. Com base nesta tabela o valor médio de  $\Delta$  e o respetivo desvio são  $\Delta = 108 \pm 1.9 \ ps$ .

Tabela 5.9 – Valores médios dos histogramas o	de coincidências	obtidos para	cinco	aquisições
distintas, programando-se os atrasos de 1.95 ns	e 2.34 ns na FP	GA, e valores	s de $\Delta$	calculados
com base nestes valores médios.				

	Valor	Valar da A		
	histograma 1.95 ns	valor de $\Delta$		
acq 1	8.30Δ	4.60Δ	105.4 ps	
acq 2	8.32∆	4.67∆	106.8 ps	
acq 3	8.38∆	4.89∆	111.7 ps	
acq 4	8.57∆	4.96∆	108.0 ps	

O resultado de um conjunto alargado de medidas feitas em diversos dias, em situações diferentes (diferentes atrasos programados e diferentes frequências do sinal de entrada) pode ser visto na Tabela 5.10. Desta se conclui que o tamanho de  $\Delta$  é 107.7 ± 1.4 *ps*. Para todos os efeitos práticos consideraremos, daqui em diante, que  $\Delta$  tem o valor  $\Delta = 108 \pm 2 ps$ .

	Valor médio I	Valor médio II	Valor de $\Delta$
acq 1	8.36∆	4.67∆	105.7 ps
acq 2	8.23∆	4.67∆	109.6 ps
acq 3	8.32∆	4.69Δ	107.4 ps
acq 4	8.36∆	4.79∆	109.2 ps
acq 5	8.40Δ	4.77∆	107.4 ps
acq 6	8.64Δ	<b>4.87</b> Δ	103,.4 ps
acq 7	8.48∆	4.76∆	104.8 ps
acq 8	9.55∆	5.97∆	108.9 ps
acq 9	9.62∆	5.99∆	107.4 ps
aca 10	9 520	5940	108.9 ps

Tabela 5.10 – Medidas para obtenção de uma estimativa para o valor de  $\Delta$ .

	Valor médio I	Valor médio II	Valor de $\Delta$		
acq 11	9.52∆	5.92∆	108.3 ps		
acq 12	9.52∆	5.96∆	109.6 ps		
acq 13	8.30∆	4.60Δ	105.4 ps		
acq 14	8.32∆	<b>4.67</b> ∆	106.8 ps		
acq 15	8.38∆	<b>4.89</b> ∆	111.7 ps		
acq 16	8.57∆	4.96∆	108.0 ps		
acq 17	5.75∆	2.12Δ	107.4 ps		
acq 18	5.74∆	2.12Δ	107.7 ps		
acq 19	5.66Δ	2.02Δ	107.1 ps		
acq 20	5.66Δ	2.10Δ	109.6 ps		

#### 5.3.6. Janelas temporais de coincidências

Na Tabela 5.11 encontra-se a informação da FWHM, expressa em termos de  $\Delta$  e em unidades de picosegundo (para o que se fez  $\Delta = 108$  ps), das medidas utilizadas na estimativa do valor de  $\Delta$  (Tabela 5.10). De acordo com [7], atendendo aos dados da Tabela 5.11, concluímos que a largura da janela temporal de coincidências, para a janela que designámos por  $1T_a$ , é de  $422 \pm 12$  ps. Se considerarmos, como é habitual [7], que a largura da janela temporal de coincidências é o dobro da janela temporal de coincidências, então obtém-se o valor de cerca de 211 ps para a janela  $1T_a$ .

A utilização de janelas temporais de coincidências superiores a  $1T_a$ , de acordo com o esperado (Secção 2.6), faz com que se atinjam valores de coincidências detetadas de 100%. Serão, porventura, estas as janelas de maior interesse prático. Elas introduzem, no entanto, uma dificuldade de análise experimental, pois os histogramas de coincidências já não são curvas gaussianas, mas sim curvas que têm um flanco ascendente com o comportamento de uma gaussiana, seguido de um patamar central, horizontal, onde se tem 100% de Contagens Percentuais de Coincidências, e um flanco descendente também com o comportamento de uma gaussiana (Figura 5.15). Para podermos continuar a estimar a FWHM dos histogramas de coincidências obtidos para estas janelas iremos ajustar os flancos ascendentes e descendentes das curvas obtidas experimentalmente a duas gaussianas. Vamos descrever este processo em detalhe para a janela  $2T_a$ .

	FWHM (Δ)	FWHM (ps)
acq 1	4.03∆	435
acq 2	3.92∆	423
acq 3	3.96∆	428
acq 4	3.95∆	427
acq 5	3.96∆	428
acq 6	4.05∆	437
acq 7	4.03∆	435
acq 8	3.95∆	427
acq 9	3.88∆	419
acq 10	3.87Δ	418

	FWHM	FWHM (ps)
acq 11	3.86∆	417
acq 12	3.75∆	405
acq 13	<b>4.17</b> ∆	450
acq 14	4.06∆	438
acq 15	3.80Δ	410
acq 16	4.03∆	435
acq 17	3.75∆	405
acq 18	3.75∆	405
acq 19	3.79∆	409
acq 20	3.66Δ	395

Tabela 5.11 – FWHM em função de  $\Delta$ e conversão para picos<br/>egundos de medidas utilizadas na Tabela 5.10.

Na Figura 5.15 apresentam-se os resultados de uma aquisição efetuada para a janela  $2T_a$ , para o que se seguiu em essência os mesmos procedimentos que foram utilizados anteriormente para a janela  $1T_a$  (Secção 5.3.4.). Contudo, para se obter um histograma completo para a janela  $2T_a$  há que varrer um intervalo de tempo muito superior ao usado na janela  $1T_a$ , o que obrigaria à inserção de um número excessivo de conetores LEMO a 90° no ramo variável do sinal. Optou-se, por isso, por utilizar uma associação de atrasos  $\Delta$  e de atrasos temporais programados internamente na FPGA. Estes últimos atrasos são múltiplos do período  $T_a$  do relógio de amostragem (390 ps) (Secção 4.3.3.). Assim, utilizam-se os conetores LEMO a 90° para introduzir os atrasos temporais  $\Delta$  inferiores a  $T_a$ , e atrasos gerados internamente na FPGA para introduzir atrasos temporais múltiplos de  $T_a$ . Não sendo  $T_a$  múltiplo inteiro de  $\Delta$ , e para evitar utilizar um eixo do tempo com um espaçamento não uniforme entre pontos subsequentes ou a acumulação excessiva de erros devido ao erro na medida de  $\Delta$ , optou-se por retirar os flancos da curva das diferentes linhas de atrasos fixos e estimar a sua posição, na respetiva linha, em função de  $\Delta$ , sendo depois este valor convertido em tempo e adicionado ao tempo da linha correspondente.

Na Figura 5.15 pode-se ver o aspeto típico de uma aquisição de coincidências usando a janela  $2T_a$ , e na Tabela 5.12 os correspondentes pontos utilizados para cálculo do ajuste a gaussianas dos diferentes flancos.


Figura 5.15 – Pontos obtidos experimentalmente usando-se a janela temporal de coincidências  $2T_a$ .

Tabela 5.12 – Contagens Percentuais de Coincidências obtidas usando-se a janela temporal de coincidências  $2T_a$  onde se podem observar os pontos considerados pertencentes aos flancos ascendente e descendente.

Flanco as	cendente		Flanco de	scendente
Tempo (ns)	cont%		Tempo (ns)	cont%
1.170	0		2.556	97.13
1.278	0		2.664	81.95
1.386	2.92		2.772	52.66
1.494	17.95		2.880	27.82
1.602	47.34		2.988	6.16
1.710	72.07		3.096	0
1.818	93.80	3.204 0		0

Retirando os pontos correspondentes ao patamar do histograma de coincidências (Tabela 5.12), fez-se um ajuste dos flancos ascendente e descendente a duas curvas gaussianas, considerando cada flanco isoladamente. Para o flanco ascendente utilizaram-se os pontos obtidos na linha que se iniciou com um atraso fixo de 1.170 ns, enquanto que para o flanco descendente se utilizou a linha correspondente ao atraso fixo de 2.340 ns (o primeiro valor desta última linha inferior a 100% foi conseguido após a introdução de dois atrasos  $\Delta$ ). Depois de ajustadas as gaussianas, procurou-se o instante em que estas atingem os 50%, tendo-se obtido 1.624 ns e 2.781 ns. Assim, a FWHM do histograma de coincidências obtido para a janela  $2T_a$ 

é, neste caso, aproximadamente 1157 ps. Por outro lado, a largura do patamar deste histograma de coincidências é dada pelo intervalo de tempo que medeia os instantes em que são alcançados os valores máximos (100%) à esquerda e à direita das gaussianas que, neste caso, é igual a 2.448 ns - 1.926 ns = 522 ps.

Procedendo-se de forma semelhante obtiveram-se, para as diferentes janelas, os histogramas de coincidências que se exemplificam na Figura 5.16. Os dados que constam da Tabela 5.13 sintetizam as diversas medidas efetuadas, em diversos dias e em situações diferentes.



Figura 5.16 – Pontos obtidos experimentalmente (representados por símbolos) usando as janelas temporais de coincidências  $2T_a$ ,  $3T_a$ e  $4T_a$  e os correspondentes histogramas de coincidências obtidos após o ajuste dos flancos ascendente e descendente a curvas gaussianas.

Tabela 5.13 – FWHM, largura dos patamares centrais e janela medidos a partir de histogramas de coincidências obtidos experimentalmente para as diferentes janelas temporais de coincidências.

Janela	Patamar medido (ps)	FWHM medida (ps)	Janela medida (ps)
1 <i>Ta</i>	0	422 ± 12	212 ± 6
2Ta	$662\pm25$	1154 ± 13	578±7
3Ta	$1422\pm37$	$1910\pm33$	$956\pm17$
4Ta	2194 ± 43	2687±36	1344 ± 18

Uma primeira análise aos resultados experimentais passa pela comparação da largura do patamar do histograma de coincidências por nós esperada, com base nas estimativas apresentadas no Capítulo 2, com a obtida experimentalmente. De facto, é dito na Secção 2.6

que, por exemplo, para a janela  $2T_a$ , se espera detetar em coincidência 100% dos eventos separados entre si um intervalo de tempo  $0 < \Delta t < T_a$  (onde  $T_a = 390$  ps), não se distinguindo a ordem de chegada dos eventos (ou seja, o surgir primeiro um evento A e depois um evento B, ou vice-versa (Secção 2.6.)). Ora, atendendo à metodologia de teste utilizada, a largura do patamar que estamos a medir possui o dobro do valor esperado, se atendermos às estimativas apresentadas no Capítulo 2. Assim, para uma dada janela de coincidências, devemos comparar a largura do patamar esperada com metade do valor do patamar que foi obtido experimentalmente. Os valores das larguras dos patamares dos histogramas de coincidências (esperados e medidos/2) encontram-se na Tabela 5.14, onde se pode verificar que o valor medido é ligeiramente inferior ao estimado.

Tabela 5.14 – Largura dos patamares dos histogramas de coincidências esperadas com base na estimativa do Capítulo 2, valores obtidos experimentalmente e respetivos desvios absolutos.

Ianela	Patamar esperado	Patamar medido/2	Desvio absoluto
oancia	(ps)	(ps)	(ps)
2Ta	390	331	59
3Ta	780	711	69
4Ta	1170	1097	73

Uma outra observação do Capítulo 2 é a de, por exemplo, para a janela  $2T_a$ , se esperar detetar em coincidência 100% dos eventos separados entre si um intervalo de tempo  $0 < \Delta t < T_a$  e cerca de 50% dos eventos em coincidência separados um intervalo de tempo  $T_a < \Delta t < 2T_a$ . Por outras palavras, e em termos genéricos, esperamos obter, para uma janela designada por  $kT_a$ , uma FWHM igual a  $2 \times \left[ (k-1)T_a + \frac{T_a}{2} \right]$ . Na Tabela 5.15 pode observar-se a boa concordância existente entre os valores calculados com base nesta expressão e os obtidos experimentalmente. Note-se que o fator multiplicativo 2 surge na expressão anterior devido à metodologia de teste utilizada, onde não se distingue a ordem de chegada dos eventos (ou seja, surgir primeiro um evento A e depois um evento B, ou vice-versa).

Tabela 5.15 – Largura a meia altura (FWHM) dos histogramas de coincidências obtidos experimentalmente, largura a meia altura calculada a partir da expressão  $2 \times \left[ (k-1)T_a + \frac{T_a}{2} \right]$  e respetivos desvios absolutos.

Janela	FWHM medida (ps)	$2 \times \left[ (k-1)T_a + \frac{T_a}{2} \right]$ (ps)	Desvio absoluto (ps)
2Ta	1154	1170	16
3Ta	1910	1950	40
4Ta	2687	2730	43

## 5.3.7. Campo de visão

O algoritmo implementado para o campo de visão (Secção 2.8. e Secção 4.7.2.) inibe a geração de sinais de coincidências provenientes de pares específicos de canais. A nossa montagem experimental adequa-se a este teste pois basta escolher um par de canais que estão incluídos num determinado *FOV*, mas não estão incluídos noutro, e contar as coincidências com os diferentes *FOVs* após se terem calibrado temporalmente os canais em questão de modo a se garantir a coincidência entre eles.

A título de exemplo, se o sinal proveniente do gerador se fizer chegar aos canais 1 e 3 e se escolher FOV = 2, então estar-se-ão a contar coincidências entre os sinais nestes canais à taxa do sinal proveniente do gerador (para janelas temporais de coincidências superiores a  $1T_a$ ) pois o FOV = 2 engloba o par de canais (1,3), como se pode observar na Figura 5.17 (esta é a Figura 3.9, reproduzida aqui por conveniência).

Mantendo-se exatamente as mesmas condições experimentais, mas selecionando-se FOV = 1, continuam a contar-se coincidências entre os sinais nos canais 1 e 3 à taxa do sinal de entrada pois este campo de visão engloba também este par de canais.

Finalmente, selecionando-se FOV = 0, não são contadas quaisquer coincidências entre o par de canais (1,3). Usando-se o osciloscópio para verificar o sinal de disparo à saída do módulo, verifica-se neste caso que este permanece inativo, à tensão da terra, como seria de esperar.

Todos os testes efetuados com diferentes pares de canais e diferentes *FOVs* permitiram concluir que o comportamento do sistema de coincidências está de acordo com o esperado relativamente à programação do campo de visão.



Figura 5.17 – Plano transaxial de um tomógrafo de geometria cilíndrica com seis elementos de deteção por anel. Os elementos de deteção encontram-se identificados por números. Ilustram-se as ligações do elemento de deteção 1 aos detetores opostos do anel para campos de visão (*FOV*) iguais a 0, 1 e 2.

### 5.3.8. Rejeição de coincidências múltiplas

Para testar o algoritmo implementado para a rejeição de coincidências múltiplas dividiuse o sinal proveniente do gerador de sinais em vários ramos, que foram levados a várias entradas do módulo. Programou-se o campo de visão FOV = 2, e calibraram-se temporalmente os canais em questão de modo a garantir-se a coincidência entre eles.

Os dados que se seguem foram obtidos para os canais 1, 3 e 4. Destes canais, o mais atrasado era o 4, pelo que os outros dois canais foram atrasados até ficarem em coincidência com ele. Em termos práticos isto traduziu-se na programação de um atraso de 4.68 ns no canal 1, de um atraso de 1.56 ns no canal 3 e de um atraso de 0 ns no canal 4. Em seguida fizeram-se aquisições com e sem rejeição de coincidências múltiplas para as diferentes janelas temporais de coincidências disponíveis. Usou-se um sinal de entrada retangular de 10.10 MHz e o tempo de aquisição por amostra foi de 0.1 segundos. Por uma questão de simplicidade, apresentam-se, novamente, os resultados em termos de "Contagem Percentual de Coincidências".

O sistema de coincidências implementado possibilita a contagem do número de coincidências para cada par de canais distintos, pois associou-se à matriz de coincidências um contador de 32 bits por cada par de canais (Secção 4.8.) a funcionar à frequência do *Relógio do Sistema*. A título de exemplo mostram-se resultados de duas aquisições realizadas, uma em que não se selecionou a rejeição de coincidências (fez-se  $M_reject = 0$ , de acordo com o visto na Secção 4.7) e outra em que se rejeitaram as coincidências múltiplas encontradas (neste caso,  $M_reject = 1$ ). Podem observar-se na Tabela 5.16, para cada janela temporal de coincidências,

as Contagens Percentuais de Coincidências obtidas para cada par de canais em cada uma das aquisições. Pode constatar-se a deteção de 100% de coincidências nos diferentes pares de canais envolvidos para as janelas temporais superiores a  $1T_a$ . Note-se aqui que a matriz de coincidências é obtida antes de se ter corrido qualquer algoritmo de rejeição de coincidências e, por isso, as Contagens Percentuais de Coincidências por par de canais são independentes do  $M_{reject}$ .

Tabela 5.16 – Contagens Percentuais de Coincidências por pares de canais e por janela temporal de coincidências antes de se ter corrido qualquer algoritmo de rejeição de coincidências (canais 1, 3 e 4).

	$M_{reject} = 0$				M	1_reject =	1	
		Pa	Pares de canais			Pares de canais		
		(1,3)	(1,4)	(3,4)		(1,3)	(1,4)	(3,4)
	1Ta	76.33	73.44	50.44		77.05	72.63	50.60
ıela	2Ta	100	100	100		100	100	100
Jan	3Ta	100	100	100		100	100	100
	4Ta	100	100	100		100	100	100

Outra informação que podemos obter (Secção 4.8) é a do número total de vezes que cada canal participa numa coincidência, antes de se ter corrido qualquer algoritmo de rejeição de coincidências (ou seja, antes de rejeitar coincidências devido ao *FOV* ou à rejeição de coincidências múltiplas). Na Tabela 5.17 apresenta-se o resultado desta contagem. Note-se que, como o algoritmo de rejeição de coincidências múltiplas ainda não foi corrido, as Contagens Percentuais de Coincidências são independentes de *M reject*.

Na Tabela 5.17 somos confrontados com contagens de coincidências superiores a 100%, ou seja, contam-se aparentemente mais coincidências do que eventos! Esta situação poderá ser compreendida lembrando que o relógio usado nesta contagem é o *Relógio do Sistema* (relógio usado na atualização da matriz de coincidências) pelo que, havendo mais do que um par de canais envolvido, é possível que o mesmo canal participe em coincidências em períodos de relógio consecutivos, caso os eventos dos outros canais tenham ficado separados por uma transição do *Relógio do Sistema*.

Tabela 5.17 – Contagens Percentuais de Coincidências por canal e por janela temporal de coincidências, obtidas com e sem a rejeição de coincidências múltiplas selecionada, antes de se ter corrido qualquer algoritmo de rejeição de coincidências (canais 1, 3 e 4).

M reject = 1

Canal 4 73.09 100.00 100.00 100.00

			1,		0	1,	
			Canal 1	Canal 3	Canal 4	Canal 1	Canal 3
		1Ta	99.66	76.66	73.78	99.54	77.51
-	ıela	2Ta	101.34	101.34	100.00	101.54	101.45
÷	Jan	3Ta	102.43	102.43	100.00	102.45	102.45
		4Ta	102.68	102.68	100.00	102.64	102.64

M reject = 0

Na Tabela 5.17 somos confrontados com contagens de coincidências superiores a 100%, ou seja, contam-se aparentemente mais coincidências do que eventos! Esta situação poderá ser compreendida lembrando que o relógio usado nesta contagem é o *Relógio do Sistema* (relógio usado na atualização da matriz de coincidências) pelo que, havendo mais do que um par de canais envolvido, é possível que o mesmo canal participe em coincidências em períodos de relógio consecutivos, caso os eventos dos outros canais tenham ficado separados por uma transição do *Relógio do Sistema*.

Em termos da rejeição de coincidências múltiplas percebe-se de imediato a consequência: nem todas as coincidências múltiplas serão rejeitadas, pois coincidências vistas em períodos de relógio diferentes não serão consideradas em coincidência na implementação atual do *Módulo de Deteção de Coincidências*, que toma decisões a cada período do *Relógio do Sistema*. O resultado prático pode ser visto na Tabela 5.18, onde se apresenta o número total de vezes que cada canal participa numa coincidência considerada válida atendendo ao *FOV* e à rejeição de coincidências múltiplas. Os resultados vêm expresso em termos da razão entre a contagem do número total de vezes que cada canal participa numa coincidências núltiplas numa coincidência considerada válida e o número total de vezes que cada canal participa numa coincidências, ou seja, foram validadas coincidências que se sabe serem múltiplas<sup>1</sup>. A taxa de validação errónea é relativamente reduzida, pois depende da probabilidade dos eventos caírem em períodos diferentes do relógio do sistema.

<sup>&</sup>lt;sup>1</sup>Em termos práticos, com  $M_{reject} = 1$ , serão rejeitadas coincidências (consideradas coincidências múltiplas) se, durante o intervalo de tempo de um período do relógio do sistema, houver coincidências que envolvam mais do que dois canais.

Tabela 5.18 – Contagens Percentuais de Coincidências validadas por canal e por janela temporal de coincidências, obtidas com e sem a rejeição de coincidências múltiplas selecionada (canais 1, 3 e 4).

M mainet = 0

		$M_{reject} = 0$			_	$M_{reject} = 1$			
		Canal 1	Canal 3	Canal 4		Canal 1	Canal 3	Canal 4	
	1Ta	99.66	76.66	73.78		49.40	27.37	22.95	
iela	E 2Ta	101.34	101.34	100.00		1.45	1.45	0.00	
Jan	3Ta	102.43	102.43	100.00		2.45	2.45	0.00	
	4Ta	102.68	102.68	100.00		2.64	2.64	0.00	

Apresenta-se de seguida um outro exemplo envolvendo simultaneamente 4 canais, nomeadamente os canais 1, 2, 4 e 5. Novamente se programou FOV = 2 e M reject = 1, e calibraram-se os canais usando como referência o canal 1, para o que se inseriram atrasos fixos de 1.95 ns, 1.17 ns e 1.95 ns nos canais, respetivamente, 2, 4 e 5. Na Tabela 5.19 pode observarse a percentagem de coincidências detetadas para cada par de canais.

Tabela 5.19 – Contagens Percentuais de Coincidências por pares de canais e por janela temporal de coincidências (canais 1, 3 e 4).

			Pares de canais					
		(1,2)	(1,4)	(1,5)	(2,4)	(2,5)	(4,5)	
Janela	1Ta	73.02	50.75	71.62	23.85	96.54	22.43	
	2Ta	100	100	100	99.96	100	99.69	
	3Ta	100	100	100	100	100	100	
	4Ta	100	100	100	100	100	100	

Os dados obtidos para a janela  $1T_a$  mostram que os canais 2 e 5 estão calibrados entre si de forma muito fina, pois detetam-se mais de 96% das coincidências neste par. Já os pares de canais (2,4) e (4,5) apresentam a situação oposta, com uma percentagem de coincidências detetadas baixa, o que, para estes pares, se traduz numa percentagem de deteção de coincidências ligeiramente inferior a 100% para a janela  $2T_a$ . Na Tabela 5.20 apresenta-se o número total de coincidências detetadas por canal nesta situação. Novamente se podem observar canais com uma taxa de contagem de coincidências superior a 100%, o que, como vimos, indica que esses canais participam em coincidências com vários dos outros canais, coincidências estas detetadas em períodos diferentes do Relógio do Sistema.

		Canal 1	Canal 2	Canal 4	Canal 5
	1Ta	99.98	98.99	50.79	97.57
ela	2Ta	104.11	100	104.11	100.04
Jan	3Ta	103.19	100.17	103.19	100
	4Ta	102.89	100.71	102.89	100

Tabela 5.20 – Contagens Percentuais de Coincidências por canal e por janela temporal de coincidências (canais 1, 2, 4 e 5).

Finalmente apresenta-se na Tabela 5.21 a percentagem de coincidências validadas (estáse a trabalhar com  $M_{reject} = 1$ ). Percebe-se de imediato um contraste muito grande com o caso anterior (Tabela 5.17), pois tem-se de imediato uma redução drástica da taxa de coincidências validadas para a janela  $1T_a$ : tal deve-se ao facto da probabilidade de se encontrarem 3 eventos num período do *Relógio do Sistema* ter aumentado significativamente, já que há 4 canais envolvidos. Repare-se ainda que, para janelas superiores a  $1T_a$ , não há deteção de coincidências para os canais 2 e 5, concluindo-se que estes canais participaram em todas as coincidências identificadas como sendo múltiplas.

Tabela 5.21 – Contagem Percentuais de Coincidências validadas por canal e por janela temporal de coincidências (canais 1, 2, 4 e 5).

		Canal 1	Canal 2	Canal 4	Canal 5
	1Ta	4.47	4.48	4.46	4.46
ela	2Ta	4.07	0	4.07	0
Jan	3Ta	3.02	0	3.02	0
	4Ta	2.18	0	2.18	0

Retirando do conjunto dos canais anteriores o canal 4 (canal que, atendendo à Tabela 5.19, apresenta a menor taxa de coincidências com o canal de referência) e não fazendo mais alterações (programou-se no canal 4 um atraso fixo de 10.14 ns, retirando-o assim efetivamente da zona de coincidências) obtiveram-se as coincidências entre pares da Tabela 5.22 (que naturalmente não apresenta coincidências para pares envolvendo o canal 4). Finalmente na Tabela 5.23 e na Tabela 5.24 podem observar-se as Contagens Percentuais de Coincidências antes e após rejeição das coincidências múltiplas, respetivamente. Novamente se verifica que o canal 5 participa essencialmente em todas as coincidências múltiplas.

		Pares de canais					
		(1,2)	(1,4)	(1,5)	(2,4)	(2,5)	(4,5)
	1 Ta	69.94	0	66.52	0	95.86	0
lela	2 Ta	100	0	100	0	100	0
Jan	3Ta	100	0	100	0	100	0
	4Ta	100	0	100	0	100	0

Tabela 5.22 – Contagens Percentuais de Coincidências por pares de canais e por janela temporal de coincidências (canais 1, 2, 4, 5 com o canal 4 afastado no tempo).

Tabela 5.23 – Contagens Percentuais de Coincidências por canal e por janela temporal de coincidências (canais 1, 2, 4, 5 com o canal 4 afastado no tempo).

		Canal 1	Canal 2	Canal 5
	1Ta	70.30	99.64	96.22
ıela	2Ta	100.04	100.03	100.01
Jar	3Ta	100.25	100.25	100
	4Ta	100.77	100.77	100

Tabela 5.24 – Contagem Percentuais de Coincidências validadas por canal e por janela temporal de coincidências (canais 1, 2, 4, 5 com o canal 4 afastado no tempo).

		Canal 1	Canal 2	Canal 5
Janela	1Ta	4.14	33.48	30.06
	2Ta	0.04	0.03	0.10
	3Ta	0.25	0.25	0
	4Ta	0.77	0.77	0

# 5.4. Testes com o protótipo do tomógrafo RPC-PET de duas cabeças

Com os sinais provenientes dos canais temporais do tomógrafo RPC-PET foi possível obter diversos histogramas de coincidências, como mostramos a seguir. Neste caso estimula-se o *Módulo de Deteção de Coincidências* com sinais cuja relação temporal é à partida desconhecida (um grande contraste com os sinais até aqui utilizados, provenientes de um gerador de sinais), embora se saiba que haverá eventos em coincidência dentro de uma janela temporal de coincidências apertada.



Figura 5.18 – Aspeto geral da montagem experimental com o protótipo RPC-PET de duas cabeças.

Na Figura 5.18 pode observar-se o aspeto geral da montagem experimental do protótipo de duas cabeças então em uso. As duas cabeças RPC de deteção estão dentro da caixa metálica, encontrando-se no seu centro geométrico uma fonte de positrões. Pode observar-se ao fundo, à esquerda, um cesto NIM (acrónimo do inglês *Network Interface Module*) que contém os módulos utilizados para gerar o sinal de disparo de coincidências, que é enviado ao sistema de aquisição de dados no primeiro plano. A eletrónica de leitura gera um sinal de tempo por cada cabeça que, depois de convertidos para níveis lógicos apropriados, foram colocados às entradas do *Módulo de Deteção de Coincidências*. Depois de uma calibração rápida com base num histograma, como detalharemos a seguir, foi possível observar com a ajuda do osciloscópio o sinal de disparo gerado pelo *Módulo de Deteção de Coincidências* e o sinal de disparo gerado pelo *módulos* NIM (Figura 5.19).



Figura 5.19 – Sinal de disparo gerado pelo *Módulo de Deteção de Coincidências* (canal 2, curva inferior) e sinal de disparo gerado pelo módulo NIM (canal 1, curva superior).

Numa primeira observação da Figura 5.19 ressalta o facto de o sistema NIM demorar cerca de 480 ns a mais do que o Módulo de Deteção de Coincidências a gerar o sinal de disparo. Uma outra constatação feita por observação dos dois sinais, não diretamente visível na figura: sempre que um sinal de disparo é gerado pelo Módulo de Deteção de Coincidências, o módulo NIM gera também um sinal de disparo. Já o oposto não se verifica: há sinais de disparo gerados pelo módulo NIM a que não correspondem sinais de disparo gerados pelo Módulo de Deteção de Coincidências. Este comportamento é esperado pois o módulo NIM utiliza uma janela temporal de coincidências de cerca de 20 ns, pelo que haverá um maior número de coincidências detetadas por este devido a uma taxa superior de coincidências aleatórias detetadas. De facto, obtendo-se com o Módulo de Deteção de Coincidências um histograma de coincidências onde se varreram 20 ns, com incrementos  $\Delta t = 0.390$  ns, e um tempo de acumulação por amostra de 300 s, obteve-se o resultado da Figura 5.20 [8]. Verifica-se, com sinais de tempo provenientes do protótipo RPC-PET, a existência de vários máximos no histograma de coincidências, sendo que aquele que corresponde a coincidências "verdadeiras", a partir das quais foi possível obter, após processamento, uma imagem da fonte radioativa, é o pico que se encontra em torno dos 10 ns.



Figura 5.20 – Histograma de coincidências obtido experimentalmente com o protótipo RPC-PET de duas cabeças.

## 5.5. Testes com o tomógrafo RPC-PET para pequenos animais

Encontra-se atualmente em fase avançada de desenvolvimento, no LIP-Coimbra, um tomógrafo para pequenos animais com quatro cabeças com o qual foi possível realizar testes de validação do *Módulo de Deteção de Coincidências*.

Na Figura 5.21 pode observar-se o aspeto geral da montagem experimental deste tomógrafo. As quatro cabeças, dispostas como se mostra na Figura 5.22, encontram-se dentro da caixa metálica visível na Figura 5.21. As cabeças do tomógrafo rodeiam o nicho onde irá ser colocada, em utilização normal, a cobaia. Para testes, durante a fase de desenvolvimento, substitui-se a cobaia por uma fonte de positrões de dimensões conhecidas, como se mostra na Figura 5.23. Foi nestas condições que se realizaram os testes que se descrevem de seguida.

Procedeu-se à ligação dos canais temporais A, B, C e D do tomógrafo às entradas 1, 4, 2 e 5 do *Módulo de Deteção de Coincidências*, preservando-se desta forma a geometria indicada para uma possível utilização do *FOV* (ver Figura 5.17).



Figura 5.21 – Tomógrafo RPC-PET para pequenos animais.



Figura 5.22 – Representação das quatro cabeças RPC de deteção do tomógrafo para pequenos animais.



Figura 5.23 – Representação da fonte radioativa de <sup>22</sup>Na usada nos testes.

Numa primeira fase procedeu-se à calibração dos canais temporais do tomógrafo. Pudemos constatar que os quatro canais se encontravam desfasados no tempo, sendo o canal 5 o mais atrasado. Este canal foi, por isso usado como referência temporal. Adquiriram-se os histogramas de coincidências entre os pares de canais (5,1), (5,2) e (5,4), necessários para a obtenção dos atrasos temporais para calibração do tomógrafo, num único varrimento, contemplando atrasos até 19.89 ns, com incrementos  $\Delta t = 0.39$  ns, e utilizando-se um tempo de acumulação por amostra de 30 s. Utilizou-se a janela  $1T_a$  e fez-se FOV = 3 (campo de visão máximo) e  $M_reject = 0$  (não se rejeitam coincidências múltiplas). Os resultados obtidos encontram-se na Figura 5.24. Como se pode constatar, para calibrar temporalmente o tomógrafo houve que programar nos canais 1, 2 e 4 os atrasos de, respetivamente, 3.12 ns, 10.53 ns e 6.63 ns. Note-se ainda que, relativamente ao protótipo de duas cabeças, os histogramas apresentados mostram um único pico, ainda que no caso do par (5,4) seja percetível uma certa estrutura interna.

Uma vez calibrado temporalmente o tomógrafo, procedeu-se à validação do funcionamento do *Módulo de Deteção de Coincidências*. Para tal, em vez de se utilizar diretamente a saída do módulo como sinal de disparo para o sistema de aquisição de dados, colocou-se esta saída numa entrada disponível de um TDC. Assim, usando o sinal de disparo convencional do tomógrafo, utilizado até aqui, seguido da deteção de coincidências por *software* e utilizando a informação do TDC, pode-se aferir do funcionamento do módulo comparando as coincidências identificadas por *software* com as assinaladas por este.



Figura 5.24 – Histogramas de coincidências obtidos experimentalmente com o tomógrafo RPC-PET para pequenos animais. Apresentam-se histogramas para os pares de canais (5,1), (5,2) e (5,4) a, respetivamente, vermelho, verde e azul.

Com 4 cabeças obtêm-se 6 pares de canais distintos. Para permitir distinguir pares de canais implementou-se a codificação temporal ilustrada na Tabela 5.25333 do sinal de saída do módulo, sinalizando as coincidências múltiplas e os pares de canais identificados.

Par do tomógrafo	Par do <i>Módulo</i>	Saída do <i>Módulo</i> (ns)
	(múltipla)	32.8
AC	(1,2)	37.4
AB	(1,4)	42.1
AD	(1,5)	46.8
СВ	(2,4)	51.5
CD	(2,5)	56.2
BD	(4,5)	60.8

Tabela 5.25 – Codificação temporal da saída do *Módulo de Deteção de Coincidências* para efeito dos testes realizados.

Com esta codificação obtiveram-se os histogramas de coincidências que se podem observar na Figura 5.25, utilizando-se o processamento de dados habitual, e identificaram-se nestes as coincidências sinalizadas pelo *Módulo de Deteção de Coincidências* para uma programação de janela temporal de coincidências  $3T_a$ . Como se pode observar, verifica-se que o *Módulo de Deteção de Coincidências* nos diferentes

pares de canais, independentemente da sua localização no tempo, o que confirma a validade quer do algoritmo utilizado para deteção de coincidências, quer do método de calibração temporal implementado.



Figura 5.25 – Histogramas de coincidências por pares de canais (a azul) e coincidências assinaladas pelo *Módulo de Deteção de Coincidências* (a verde).

Apresentam-se finalmente, para ilustração, resultados obtidos utilizando os eventos selecionados pelo *Módulo de Deteção de Coincidências* para as cabeças C e D. Na Figura 5.26 pode observar-se a distribuição de atividade da imagem da fonte radioativa reconstruída sobre os três planos coordenados que passam pelo *voxel* de maior atividade, enquanto que na Figura 5.27 se pode observar a distribuição de atividade da imagem reconstruída ao longo das direções coordenadas que passam pelo *voxel* de maior intensidade e dos seus oito vizinhos mais próximos, a partir da qual é possível calcular a largura total a meia altura da fonte radioativa colocada no interior do tomógrafo.



Figura 5.26 – Distribuição de atividade da imagem reconstruída sobre os três planos coordenados que passam pelo *voxel* de maior atividade.



Figura 5.27 – Distribuição de atividade da imagem reconstruída ao longo das direções coordenadas que passam pelo *voxel* de maior intensidade e dos seus oito vizinhos mais próximos (linhas coloridas). O valor da largura total a meia altura foi tomado sobre a linha negra, que é a média das nove linhas coloridas. As coordenadas X' e Y' correspondem às coordenadas x e y mostradas no painel inferior esquerdo da imagem da Figura 5.26, mas rodadas de 45° para acomodar a geometria assimétrica desta reconstrução (apenas cabeças C e D).

## 5.5. Bibliografia

- [1] Xilinx, "Virtex-5 FPGA Data Sheet: DC and Switching Characteristics DS202 (v5.3)," 2010.
- [2] T. Instruments, "Quad Channel 12-Bit 125-MSPS ADC W/Serial LVDS Interface (Rev. B)," 2009.
- [3] C. S. Corporation, "EZ-USB® FX2LP<sup>TM</sup> USB Microcontroller High-Speed USB Peripheral Controller," 2013.
- [4] C. S. Corporation, "SuiteUSB 3.4 USB Development tools for Visual Studio," 2013.
- [5] T. Instruments, "LMK03000 Family Precision Clock Conditioner with Integrated VCO," 2013.
- [6] F. M. C. Clemêncio, C. F. M. Loureiro, and J. A. C. Landeck, "On-Line Trigger Processing for a Small Animal RPC- Pet Camera," *IEEE Transactions on Nuclear Science*, vol. 58, pp. 1766-1770, 2011.
- [7] G. F. Knoll, *Radiation Detection and Measurement*, 3 ed.: John Wiley & Sons, 1999.
- [8] F. M. C. Clemêncio, C. F. M. Loureiro, P. Fonte, and J. Landeck, "All-Digital Coincidence-Selection and Coincidence-Trigger Generation for a Small Animal RPC-PET Camera," *IEEE Transactions on Nuclear Science Science*, vol. 60, pp. 2912-2917, 2013.

## 6. Conclusões e trabalho futuro

#### Conclusões

A arquitetura em *pipeline* desenvolvida para o *Módulo de Deteção de Coincidências* revelou-se versátil, eficiente, e com bom desempenho, exercendo este o seu papel de gerador de sinais de disparo de coincidências de forma eficaz. De facto, quer na montagem utilizada para teste, quer na sua utilização nos protótipos do tomógrafo RPC-PET para pequenos animais, revelou um desempenho adequado, associando a uma janela de coincidências de dimensões reduzidas a simplicidade da calibração temporal do sistema (secção 5.4). Em termos práticos, podem-se resumir os principais resultados alcançados nos valores das janelas medidas experimentalmente (de cerca de 212 ps; 578 ps; 956 ps; 1344 ps – Tabela 5.13) e na granularidade dos atrasos que se podem inserir nos diferentes canais para calibração temporal, que é de 390 ps (podendo-se programar atrasos com este incremento até alcançar aproximadamente 40 ns).

O *Módulo de Deteção de Coincidências* desenvolvido permite retirar informação sobre o funcionamento individual de cada cabeça do tomógrafo. De facto, por ser simples e útil na fase de teste do módulo, associou-se a cada canal temporal um contador de eventos e, mais a jusante, na matriz de coincidências, um contador de coincidências por cada par de canais temporais do tomógrafo. Esta informação poderá ser útil para aferir do estado do tomógrafo, o que poderá ter relevância quer na fase de desenvolvimento quer, quando em operação normal, se pretender verificar rapidamente o seu correto funcionamento.

Tendo em vista o desempenho o mais integral possível da sua funcionalidade como gerador de sinais de disparo, introduziram-se ainda mecanismos de rejeição automática de coincidências consideradas não válidas, que poderão ser utilizados para reduzir a quantidade de informação a processar e, assim, reduzir as exigências sobre o sistema de aquisição e processamento de dados do tomógrafo. Nesta linha introduziu-se um mecanismo de rejeição de coincidências programável baseado no conceito de campo de visão, com base num tomógrafo de geometria cilíndrica, mas que pode também ser utilizado num tomógrafo de geometria paralelepipédica. Para possibilitar a utilização de campos de visão arbitrários introduziu-se também a possibilidade de identificar individualmente os pares de canais considerados dentro do *FOV* do tomógrafo, dando flexibilidade total a este mecanismo de rejeição de coincidências, que, por construção, tem uma eficácia total.

Previu-se ainda um mecanismo de rejeição de coincidências múltiplas, que identifica, dentro de um período do *Relógio do Sistema* (4.68 ns), a ocorrência de coincidências envolvendo mais do que dois canais, inibindo a geração dos correspondentes sinais de disparo, com uma taxa elevada de sucesso (em geral superior a 95%).

Deve referir-se aqui que a introdução desta maior complexidade no *Módulo de Deteção de Coincidências* não se reflete em qualquer diminuição da sua eficácia, pois esta não interfere com o mecanismo de deteção de coincidências implementado, baseando-se, isso sim, no resultado das coincidências detetadas por este, conforme registado na matriz de coincidências. Este "pós-processamento" local das coincidências visa simplesmente explorar a informação disponível para, em tempo real, tomar decisões que evitem sobrecarregar o sistema de aquisição de dados com a aquisição de informação sem interesse prático. Trata-se, obviamente, de mais uma funcionalidade que poderá ser utilizada, se assim se entender, para benefício do projeto do tomógrafo PET e sistema de aquisição de dados associado.

Ainda no sentido de uma maior otimização do *hardware* desenvolvido, para cada funcionalidade programável oferecida pelo *Módulo de Deteção de Coincidências* (como sejam as diferentes janelas de coincidências, ou os diferentes mecanismos de rejeição de coincidências oferecidos), foi prevista a possibilidade de fixar os parâmetros de operação finais pretendidos em *hardware*, evitando o consumo de recursos desnecessários a nível da FPGA. Assim, criaram-se arquiteturas *hardwired* para diversas entidades, o que faz com que, durante o processo de síntese, a lógica não necessária (e que era implementada nas versões *programmable*) seja automaticamente retirada.

Um outro aspeto, talvez não suficientemente destacado, é o da adequação da arquitetura desenvolvida à replicação de canais temporais a nível da FPGA, podendo esta ser facilmente adaptada para utilização em tomógrafos com um elevado número de canais, como se mostra em [1]. De facto, na implementação atual, tal é possível alterando simplesmente os parâmetros (genéricos) no momento da síntese. Ainda que eventualmente não ressalte ao longo desta tese, por comodidade de exposição e limitação de espaço e tempo, todos os módulos desenvolvidos foram parametrizados, e todos foram testados, em simulação e sempre que possível com verificação experimental (programa a correr na FPGA e processamento de dados provenientes do gerador de sinais), para as diferentes combinações dos parâmetros.

#### Trabalho futuro

À medida que se for desenvolvendo o conceito RPC-PET, será de prever que novas exigências serão colocadas sobre o *Módulo de Deteção de Coincidências*, pois novas ideias e novas possibilidades irão naturalmente surgindo. Atendendo à arquitetura desenvolvida, com uma separação clara das diferentes etapas de processamento, desde a etapa inicial de amostragem dos sinais de tempo provenientes dos canais temporais, até à criação da matriz de coincidências, estamos confiantes que será possível, sem excessiva dificuldade, integrar novas exigências no *Módulo de Deteção de Coincidências*, ainda por nós não eventualmente imaginadas, ou previstas inicialmente. Esta nossa confiança é reforçada por este ser baseado em FPGA, e por esta tecnologia estar em permanente desenvolvimento e evolução, sendo de prever ganhos imediatos pela simples transposição do módulo desenvolvido para FPGAs mais recentes. Este processo é ainda facilitado por todo o desenvolvimento ter sido realizado utilizando uma linguagem descritiva do *hardware*, o VHDL, o que por si só tem ganhos óbvios em termos da facilidade de manutenção e adaptação do circuito relativamente a outras metodologias de trabalho.

Uma melhoria de que o *Módulo de Deteção de Coincidências* poderia beneficiar de imediato seria de uma calibração temporal com maior resolução. Tal permitiria alinhar melhor os canais no tempo, o que teria vantagens, por exemplo, no trabalho com janelas temporais mais estreitas, e ainda favorecendo a deteção de coincidências múltiplas. Tal poderá ser conseguido, de forma efetiva, utilizando o mecanismo de atrasos temporais disponíveis a nível dos pinos da FPGA (recorrendo à programação dinâmica dos IODELAYs) o que se poderá traduzir numa calibração temporal com resolução inferior a 80 ps, um ganho significativo relativamente aos 390 ps de que se dispõe atualmente.

Uma outra área que seria também adequado trabalhar é a da resolução temporal do sistema. Uma evolução, que pensamos útil, para o *Módulo de Deteção de Coincidências*, seria o de associar à deteção de eventos a sua marcação temporal com resolução suficiente para utilização em tomógrafos TOF-PET. Assim, a própria unidade de deteção de coincidências, ao detetar eventos dentro duma dada janela temporal, poderia associar-lhes um selo temporal, tornando desnecessária a utilização de unidades de TDC exteriores, com eventual simplificação do sistema experimental de aquisição de dados e redução inerente de custos.

## Bibliografia

[1] F. M. C. Clemêncio, C. F. M. Loureiro, and J. Landeck, "A Fast High-throughput Digital Coincidence Detection System for a Large RPC-PET Camera," *Journal of Instrumentation* (*JINST*), vol. 8, 2013.